期刊文献+

基于高速JTAG的嵌入式CPU的调试技术 被引量:2

Debugging technique based on high-speed JTAG for Embedded system
下载PDF
导出
摘要 JTAG调试技术是CPU的调试手段之一。针对传统调试技术的效率低,本文介绍一种新的高效的JTAG调试技术,采用中断的方式,通过中断服务程序配合和直接对存储器的读写控制的方法实现调试。本文详细介绍了基于高速JTAG调试技术的单步、断点、读写存储器、特殊功能寄存器的实现原理,并给出了逻辑实现框图和实验结果。实验结果表明,采用本文介绍的调试技术相比传统的插入指令的调试技术在大批量数据传输上速度提高约80倍,是一种非常简洁实用的调试技术。 This paper describes a high-speed JTAG technique which is based on interrupt method. It contains the following sections the principle of single-stepping, breakpointing, reading or modifying memories and special functional registers,the realization of logic detail and experiment results. The experiment result shows that the speed of this debugging technique is about 80 times faster than the traditional debugging technology in the high-volume data transmission. It starts a new simple and practical debugging technology.
出处 《电子测量技术》 2008年第5期80-83,共4页 Electronic Measurement Technology
关键词 JTAG 嵌入式CPU 调试方法 断点屏驱动 QT/E 人机交互 JTAG embedded CPU debugging method breakpoint
  • 相关文献

参考文献10

二级参考文献17

  • 1卿辉.用CPLD实现SRAM工艺FPGA的安全应用[J].通信技术,2003,36(12):146-148. 被引量:2
  • 2王金刚,宫霄霖,苏淇.JTAG调试技术及其ARM仿真器应用[J].电子测量技术,2004,27(4):24-25. 被引量:6
  • 3侯伯亨 顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,2001.. 被引量:20
  • 4IEEE Standard Test Access Port and Boundary—Scan Architeeture,IEEE Std 1 149.1—2001. 被引量:1
  • 5陈光(礻禹),潘中良.可测性设计技术.电子工业出版社,1997.. 被引量:1
  • 6IEEE Std.1991.1-1993," IEEE standard test access port and boundary-scan architecture." 被引量:1
  • 7Knack,Kella.Debunking High-Speed PCB Design Myths.ASIC & EDA,Los Altos:James C.Uhl,1993. 被引量:1
  • 8(When) Will FPGAs Kill ASICS. ProCEedings of 2001 Design Automation Conference [ M ]. 2001:322 - 323. 被引量:1
  • 9王诚,薛小刚.FPGA/CPLD设计工具Xilinx ISE设计详解[M].人民邮电出版社,2004:150—170. 被引量:1
  • 10广州周立功单片机发展有限公司.LPC2119/2129/2194/2292/2294使用指南[Z].2004. 被引量:1

共引文献59

同被引文献15

引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部