期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

三阶自偏置锁相环的数学建模与稳定性分析 被引量：2

下载PDF
导出
摘要 在集成电路中,锁相环位于系统时钟树的最顶端,其稳定性和抖动特性直接决定了整个芯片的性能。高阶锁相环在减小抖动的同时,也给稳定性设计带来了更大的挑战,且系统参数选择将更为复杂。本文基于一款三阶自偏置锁相环进行分析,建立了系统级数学模型,量化的分析了该系统性能参数。根据此数学模型,建立了波特图,分析了该锁相环的系统稳定性,并对如何确定滤波器参数做了分析。基于此数学模型,设计了输出频率为400MHz-2GHz的高性能锁相环。
作者 王礼生 赵信 刘晓强
机构地区 国家高性能技术中心
出处 《中国集成电路》 2010年第5期33-37,共5页 China lntegrated Circuit
关键词 锁相环 数学建模 稳定性分析
分类号 TN911.8 [电子电信—通信与信息系统]
  • 相关文献

参考文献5

  • 1Roland E.Best,Phase-Locked Loops Design,Simulation,And Applications,McGraw-Hill,1999. 被引量：1
  • 2J.Maneatis,Low_Jitter and Process-Independent DLL and PLL Based on self-Biased Techniques ISSCC,1996. 被引量：1
  • 3John G.Maneatis and Mark A.Horowitz,Precise Delay Generation Using Coupled Oscillators,IEEE JSSC,Vol.28.No 12.Dec 1993. 被引量：1
  • 4周润德等译.数字集成电路,电子工业出版社,2004. 被引量：1
  • 5J.Maneatis and M.Horowitz,Precise delay generation using coupled oscillators,IEEE J.Solid-state Circuits,Vol.28,No 12,Dec.1993 pp1273-1282. 被引量：1

同被引文献11

  • 1满家汉,赵坤.差分LC VCO的设计方法[J].电子器件,2005,28(4):809-812. 被引量：5
  • 2李仲秋,胡锦,陈迪平.三阶电荷泵锁相环的稳定性分析[J].电子器件,2006,29(2):483-485. 被引量：5
  • 3程梦璋,景为平.锁相环中的充电泵电路的研究[J].电子器件,2007,30(4):1226-1229. 被引量：1
  • 4Keliu Shu. A 2.4 GHz monolithic fractional-N frequency synthesizer with pobust phase-switching prescaler and loop capacitance multiplier[J].IEEE Journal of Solid-state Circuits, 2003, 38 (6):866- 874. 被引量：1
  • 5Adrian Maxim. A 2-5 GHz low jitter 0.13p. m CMOS PLL using a dynamic current matching charge-pump and a noise attenuating loop-filter[C]. IEEE 2004 Custom Integrated Circuits Conference, 2004: 147- 150. 被引量：1
  • 6Hung Chih-Ming. A fully integrated 1.5 V 5.5 GHz CMOS phase-locked loop[J]. IEEE Journal of Solid- state Circuits, 2002,37(4) : 521-525. 被引量：1
  • 7Shu Keliu. A 2.4 GHz Monolithic Fractional-N Frequency Synthesizerwith Robust Phase-Switching Prescaler and Loop Capacitance Multiplier[ J]. IEEE Journal of Solid-State Circuits,2003,38 ( 6 ) : 866-874. 被引量：1
  • 8张厥胜,郑继禹,万心平.锁相技术[M].西安电子科技大学出版社,2006:19-23. 被引量：1
  • 9Adrian Maxim. A 2-5 GHz Low Jitter O. 13 p. m CMOS PLL Using a Dynamic Current Matching Charge-pump and a Noise Attenuating Loop-Filter. IEEE 2004 Custom Integrated Circuits Conference, 2004:147-150. 被引量：1
  • 10Hung Chih-Ming. A Fully Integrated 1.5 V 5.5 GHz CMOS Phase- Locked Loop. IEEE Journal of Solid-State Circuits, 2002,37 (4) : 521-525. 被引量：1

引证文献2

二级引证文献2

中国集成电路
2010年 第5期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部