题名 一种应用于不可分层LDPC码的并行分层译码算法
被引量：4
1
作者
郭琨 黑勇 周玉梅 乔树山
机构
中国科学院 微电子 研究所 专用 集成电路 与 系统 实验室
出处
《电子与信息学报》
EI
CSCD
北大核心
2010年第8期1956-1960,共5页
文摘
该文针对"不可分层"LDPC码无法利用分层算法进行译码的问题,提出了一种并行分层置信度传播(Parallel-Layered Belief-Propagation,PLBP)译码算法。与传统分层算法不同,该算法在译码时并行进行各层更新,串行进行层内各行更新。这种译码机制使得同一变量节点在各层内不同时进行更新,从而实现各变量节点在一次迭代中分层递进更新的算法目标。仿真表明,在不增加译码复杂度的情况下,该文提出的PLBP算法与传统的洪水算法相比,误码性能更优,而且所需要的平均迭代次数降低了约50%。此外,PLBP算法采用了合并的节点更新运算,最终使该算法达到的译码速度约为洪水算法的4倍。
关键词
LDPC码 不可分层 并行分层译码 中国移动多媒体广播
Keywords
LDPC codes Non-layered Parallel-layered decoding CMMB
分类号
TN911.22
[电子电信—通信与信息系统]
题名 基于数字电视基带SoC芯片的可测性设计
被引量：2
2
作者
孙博 黑勇 乔树山
机构
中国科学院 微电子 研究所 专用 集成电路 与 系统 实验室
出处
《电视技术》
北大核心
2010年第7期47-49,73,共4页
文摘
介绍了基于数字电视基带SoC芯片的可测性设计方案。根据系统中不同模块的特点采取有针对性的可测性设计方案,对片内存储器进行内建自测试;对组合逻辑电路、时序逻辑电路采用近全扫描的测试方案;最后采用IEEE1149.1的控制单元作为芯片可测性设计部分的控制单元,控制芯片的测试功能。经测试,该可测性设计满足设计规划的面积和功耗的要求,并且系统的测试覆盖率达到了99.26%。
关键词
SOC 可测性设计 扫描链 测试系统
Keywords
SoC testability design scan chains test system
分类号
TN949.197
[电子电信—信号与信息处理]
题名 一种用于低中频GPS接收机的CMOS可编程放大器
被引量：2
3
作者
梁栋国 叶青 丘聪 王晗
机构
中国科学院 微电子 研究所 专用 集成电路 与 系统 实验室
出处
《微电子学与计算机》
CSCD
北大核心
2008年第12期103-105,共3页
基金
中国科学院创新基金项目
文摘
介绍了一种应用于低中频GPS接收机的CMOS可编程放大器.该放大器通过采用基于差分对简并电路的线性化技术,实现了以6dB为步长的96dB数控增益范围,同时利用工作在亚域值区工作的晶体管代替电阻用于直流偏移校正模块当中有效地节约了芯片面积,仿真结果表明其带宽为300MHz,最大增益时其噪声指数为23.7dB,ⅡP3在最低增益时达到-5dBm,全局增益误差为0.03dB.设计采用了0.18μmCMOS数模混合工艺库实现,面积约为0.097mm2,在1.8V供电电压下,功耗为6.3mW.
关键词
GPS接收机 CMOS工艺 直流偏置校正 带隙基准 可编程增益放大器
Keywords
GPS receiver CMOS technology DC offset correction bandgap PGA
分类号
TN722
[电子电信—电路与系统]
题名 适用于谐振时钟的CMOS触发器研究
4
作者
叶茂 刘海南 周玉梅
机构
中国科学院 微电子 研究所 专用 集成电路 与 系统 实验室
出处
《微电子学》
CAS
CSCD
北大核心
2010年第3期382-386,共5页
基金
国家自然科学基金资助项目(60676015)
文摘
构建的两种适用于谐振时钟的CMOS触发器结构:SAER(Sense Amplifier Energy Re-covery)和SDER(Static Differential Energy Recovery),克服了传统触发器在谐振时钟触发下短路功耗大的问题,适用于对时钟网络实现能量回收与节省的系统。在SMIC 0.13μm工艺下进行功耗和时序参数仿真,对比应用在同样谐振时钟下的传统主从结构触发器MSDFF(Master-Slave DFlip-flop)和高性能触发器HLFF(Hybrid Latch Flip-flop),SAER在测试的频率范围内保证高性能时序参数的同时,实现了三分之一以上的功耗节省。
关键词
低功耗 能量回收技术 谐振时钟 SAER SDER
Keywords
Low power Energy Recovery Sinusoidal Clock SAER SDER
分类号
TN432
[电子电信—微电子学与固体电子学]
题名 基于高速串行接口的m序列采样特性研究与应用
被引量：1
5
作者
虞鑫栋 赵建中 李优 张锋
机构
中国科学院 微电子 研究所 专用 集成电路 系统 与 设计实验室
出处
《科学技术与工程》
北大核心
2015年第22期162-166,共5页
基金
国家"863"高技术研究发展项目(2011AA010403) 国家自然科学基金(61474134)资助
文摘
m序列由于具有良好的伪随机特性在无线通信、保密通信、码分多址通信(CDMA)中应用十分广泛。通过对m序列采样性质的深入研究,发现当n级m序列的采样频率为f/(2i)时,其采样序列与原序列平移等价,并把这个特性作为采样定理的推论。利用有限域理论和m序列的采样定理证明了它们的本原多项式一致,并利用Model Sim和MATLAB依据m序列串行生成算法分别验证了该推论的正确性。该采样特性应用到高速串行通信芯片的测试中,可以减少测试平台对时钟频率的限制,显著提高测试效率。
关键词
M序列 采样特性 本原多项式 有限域 采样定理
Keywords
m-sequence sampling properties primitive polynomial finite field sampling theorem
分类号
TN918
[电子电信—通信与信息系统]
