针对扫描电子显微镜(Scanning Electron Microscopy,SEM)高分辨率和全天候工作的严格要求,提出并研制了具备高稳定度以及绝缘性能优良的200 kV高稳定性高压直流电源。实验表明该系统能达到3.42‰的开关纹波和2.45‰的工频纹波,每小时的...针对扫描电子显微镜(Scanning Electron Microscopy,SEM)高分辨率和全天候工作的严格要求,提出并研制了具备高稳定度以及绝缘性能优良的200 kV高稳定性高压直流电源。实验表明该系统能达到3.42‰的开关纹波和2.45‰的工频纹波,每小时的长期稳定性达到0.093‰~0.158‰,能够满足SEM对纹波和稳定性的要求。展开更多
设计了一种基于1 bit Sigma-Delta环路调制技术的高精度数字磁通门磁强计,建立了数字磁强计信号处理仿真模型,并利用Matlab的Simulink仿真工具开展了数字磁通门磁强计模型的仿真分析,对数字磁强计系统的噪声、线性度、响应速度和频率响...设计了一种基于1 bit Sigma-Delta环路调制技术的高精度数字磁通门磁强计,建立了数字磁强计信号处理仿真模型,并利用Matlab的Simulink仿真工具开展了数字磁通门磁强计模型的仿真分析,对数字磁强计系统的噪声、线性度、响应速度和频率响应进行了仿真计算。利用本文1 bit Sigma-Delta环路调制技术的数字磁强计在量程超过±10^(5 )nT的情况下,系统在1 Hz处的噪声仅为4.66 pT·Hz^(-1/2),最大线性偏差为0.16 nT,动态响应速度达到2×10^(6) nT·s^(–1),频率响应带宽超过10 Hz。仿真结果表明,基于1 bit Sigma-Delta环路调制技术的数字磁通门磁强计可以有效降低对A/D转换器精度的要求,在保证性能的前提下大幅度降低了电路复杂程度,提高了系统的可靠性,在深空探测、空间磁场测量等领域具有广泛的应用前景。展开更多
设计了一种适用于Σ-ΔADC(模数转换器)的低功耗数字抽取滤波器。该数字抽取滤波器采用三级结构实现,分别是CIC滤波器、补偿滤波器和半带滤波器。在设计中,运用Noble恒等式原理、多相分解技术和CSD编码技术,初步降低了滤波器的功耗;根...设计了一种适用于Σ-ΔADC(模数转换器)的低功耗数字抽取滤波器。该数字抽取滤波器采用三级结构实现,分别是CIC滤波器、补偿滤波器和半带滤波器。在设计中,运用Noble恒等式原理、多相分解技术和CSD编码技术,初步降低了滤波器的功耗;根据补偿滤波器和半带滤波器长度的奇偶性和系数的对称性,提出一种奇偶优化法再次优化滤波器结构,进一步降低了整个滤波器的功耗,从而实现低功耗的目的。本设计基于110 nm CMOS工艺,在10MHz采样频率、5 k Hz正弦输入信号频率和256倍降采样率的情况下进行仿真。后仿真结果表明,滤波器的信噪失真比(SNDR)为91.5 d B,无杂散动态范围(SFDR)为97.0 d B,有效位数(ENOB)达到14.91 bit。在1.5 V电源电压下,数字电路(带SPI)的面积约为0.31 mm×0.81 mm,总功耗仅为376μW。展开更多
文摘针对扫描电子显微镜(Scanning Electron Microscopy,SEM)高分辨率和全天候工作的严格要求,提出并研制了具备高稳定度以及绝缘性能优良的200 kV高稳定性高压直流电源。实验表明该系统能达到3.42‰的开关纹波和2.45‰的工频纹波,每小时的长期稳定性达到0.093‰~0.158‰,能够满足SEM对纹波和稳定性的要求。
文摘设计了一种基于1 bit Sigma-Delta环路调制技术的高精度数字磁通门磁强计,建立了数字磁强计信号处理仿真模型,并利用Matlab的Simulink仿真工具开展了数字磁通门磁强计模型的仿真分析,对数字磁强计系统的噪声、线性度、响应速度和频率响应进行了仿真计算。利用本文1 bit Sigma-Delta环路调制技术的数字磁强计在量程超过±10^(5 )nT的情况下,系统在1 Hz处的噪声仅为4.66 pT·Hz^(-1/2),最大线性偏差为0.16 nT,动态响应速度达到2×10^(6) nT·s^(–1),频率响应带宽超过10 Hz。仿真结果表明,基于1 bit Sigma-Delta环路调制技术的数字磁通门磁强计可以有效降低对A/D转换器精度的要求,在保证性能的前提下大幅度降低了电路复杂程度,提高了系统的可靠性,在深空探测、空间磁场测量等领域具有广泛的应用前景。
文摘设计了一种适用于Σ-ΔADC(模数转换器)的低功耗数字抽取滤波器。该数字抽取滤波器采用三级结构实现,分别是CIC滤波器、补偿滤波器和半带滤波器。在设计中,运用Noble恒等式原理、多相分解技术和CSD编码技术,初步降低了滤波器的功耗;根据补偿滤波器和半带滤波器长度的奇偶性和系数的对称性,提出一种奇偶优化法再次优化滤波器结构,进一步降低了整个滤波器的功耗,从而实现低功耗的目的。本设计基于110 nm CMOS工艺,在10MHz采样频率、5 k Hz正弦输入信号频率和256倍降采样率的情况下进行仿真。后仿真结果表明,滤波器的信噪失真比(SNDR)为91.5 d B,无杂散动态范围(SFDR)为97.0 d B,有效位数(ENOB)达到14.91 bit。在1.5 V电源电压下,数字电路(带SPI)的面积约为0.31 mm×0.81 mm,总功耗仅为376μW。
