期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于Quartus Ⅱ 9.0的《数字电路》教学研究 被引量：3
1
作者 任风华 熊凤 许勇 《现代计算机（中旬刊）》 2012年第10期57-59,共3页
以集成计数器芯片74160为例,介绍基于Quartus Ⅱ 9.0的《数字电路》教学研究,分析Quartus Ⅱ 9.0仿真软件在《数字电路》教学中的优势,体现EDA技术在《数字电路》教学中的重要地位和作用。
关键词 数字电路 计数器芯片74160 quartus ⅱ 9.0
下载PDF
基于QuartusⅡ9.0的时序逻辑电路设计 被引量：1
2
作者 黄聚义 任剑 张洪群 《仪表技术》 2014年第6期43-44,共2页
研究了基于QuartusⅡ9.0软件的时序逻辑电路设计方法,其中程序设计法采用了Verilog HDL语言。以同步4位二进制可逆计数器为例演示了设计过程,并对设计情况进行了功能仿真,验证了设计的正确性。
关键词 quartusⅱ9 0 可逆计数器 功能仿真
下载PDF
基于FPGA的数字通信实训平台的设计与实现 被引量：1
3
作者 王俊 徐宏庆 《电子设计工程》 2013年第23期103-107,共5页
本实训平台着眼于提升高职层次学生的职业能力,围绕典型的数字通信系统模型,设计了扩展性强、可测性好的FPGA核心板,并开发了多个配套的功能模块。凭借着FPGA强大的硬件可编程能力,创设了分层递进的实验模式。学生通过逐步深入的实验项... 本实训平台着眼于提升高职层次学生的职业能力,围绕典型的数字通信系统模型,设计了扩展性强、可测性好的FPGA核心板,并开发了多个配套的功能模块。凭借着FPGA强大的硬件可编程能力,创设了分层递进的实验模式。学生通过逐步深入的实验项目,牢牢掌握数字通信系统构成的基本要素,同时初步掌握实现现代通信产品的典型技术手段。 展开更多
关键词 FPGA 数字通信系统 EP1C3T144 quartusⅱ9 0 片上通信系统
下载PDF
基于FPGA的多模式调制系统设计
4
作者 杨湲 肖顺文 《西华师范大学学报（自然科学版）》 2018年第3期331-336,共6页
为了适应各种传输需要,根据调制原理,本文设计了一个多模式的调制系统。系统主要包括2FSK、4FSK、2PSK、4PSK、2ASK、4ASK调制模块。6种调制方式均采用键控法设计实现,即当使能信号有效时,在键控信号的作用下,输出对应的调制信号。文章... 为了适应各种传输需要,根据调制原理,本文设计了一个多模式的调制系统。系统主要包括2FSK、4FSK、2PSK、4PSK、2ASK、4ASK调制模块。6种调制方式均采用键控法设计实现,即当使能信号有效时,在键控信号的作用下,输出对应的调制信号。文章最后基于QuartusⅡ9.0平台进行仿真验证,结果表明:在100MHz的时钟信号与使能信号的作用下,系统能够正确地输出与基带信号对应的已调信号。 展开更多
关键词 FSK PSK ASK 键控法 quartus ⅱ9.0
下载PDF
基于CycloneⅢ构成的RS编码系统
5
作者 苗鑫 邓攀 殷奎喜 《电子设计工程》 2012年第4期189-192,共4页
本文采用Altera公司的FPGA器件Cyclone Ⅲ系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus Ⅱ 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错... 本文采用Altera公司的FPGA器件Cyclone Ⅲ系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus Ⅱ 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。 展开更多
关键词 CycloneⅢ quartusⅱ9.0 VERILOG_HDL R—S(255 223).码
下载PDF
高冲击环境数采存储系统设计
6
作者 聂飞 姬勇强 《太赫兹科学与电子信息学报》 2014年第5期757-760,共4页
介绍了数据采集存储系统硬件组成与技术指标、高冲击条件下电路设计方法及元器件选择原则、并行高速多通道数据采集与数据存储、数据预采集技术、系统动态参数设置等关键技术,利用甚高速集成电路硬件描述语言(VHDL)和QuartusⅡ9.0软件... 介绍了数据采集存储系统硬件组成与技术指标、高冲击条件下电路设计方法及元器件选择原则、并行高速多通道数据采集与数据存储、数据预采集技术、系统动态参数设置等关键技术,利用甚高速集成电路硬件描述语言(VHDL)和QuartusⅡ9.0软件完成了系统原理设计和软件仿真,并设计了系统原理样机。仿真实验证明设计的系统实现了16通道100 kHz^500 kHz的数据采集和存储,能完成失重触发和指定通道阈值触发,系统运行稳定可靠。 展开更多
关键词 高冲击 预采集 高速采集 quartusⅱ9.0软件
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部