期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到48篇文章
< 1 2 3 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
LVDS的接口电路设计 被引量：10
1
作者 彭勇 黄秋元 《武汉理工大学学报（信息与管理工程版）》 CAS 2005年第5期189-192,共4页
LVDS是一种小振幅差分信号技术,使用这种技术传输速率可以达到数百兆,甚至更高;LVDS具有更低的功耗、更好的噪声性能和更可靠的稳定性。简要地介绍了LVDS的原理及优势,分析了LVDS接口设计要注意的问题,着重研究了LVDS与LVPECL、CML间的... LVDS是一种小振幅差分信号技术,使用这种技术传输速率可以达到数百兆,甚至更高;LVDS具有更低的功耗、更好的噪声性能和更可靠的稳定性。简要地介绍了LVDS的原理及优势,分析了LVDS接口设计要注意的问题,着重研究了LVDS与LVPECL、CML间的接口设计;同时给出了不同耦合方式下的电路设计图。 展开更多
关键词 LVDS CML lvpecl 直流耦合 交流耦合
下载PDF
新型数字逻辑标准及接口技术 被引量：4
2
作者 郑清贤 《今日电子》 2004年第10期89-90,88,共3页
由于应用需求的驱动,近几年产生了许多新型数字逻辑标准,本文从其物理连接特性着手进行归纳,最后讨论了它们的应用及相互间的接口技术。
关键词 数字逻辑标准 接口技术 数字逻辑信号 LVTTL LVCMOS HSTL SSTL PCI lvpecl LVDS 单端数字逻辑信号
下载PDF
高速差分信号的互连设计 被引量：7
3
作者 赵增辉 刘中友 彭圻平 《无线电通信技术》 2010年第1期50-53,共4页
高速IC芯片之间的互连主要通过3种串行差分信号-LVPECL、LVDS和CML实现。分别简要介绍了这3种信号的标准和输入输出接口的结构;并且结合工程的实际应用,以LVPECL到LVPECL、LVPECL到CML以及LVPECL到LVDS为例,详细介绍了高速差分信号互连... 高速IC芯片之间的互连主要通过3种串行差分信号-LVPECL、LVDS和CML实现。分别简要介绍了这3种信号的标准和输入输出接口的结构;并且结合工程的实际应用,以LVPECL到LVPECL、LVPECL到CML以及LVPECL到LVDS为例,详细介绍了高速差分信号互连的基本原理和实现方案。对比了直流耦合和交流耦合2种实现方式的复杂度,明确了直流耦合和交流耦合的应用场合。结合理论分析,讨论了交流耦合参数的选择原则。 展开更多
关键词 lvpecl LVDS CML 直流耦合 交流耦合
下载PDF
数据传输系统中PECL电平的接口设计 被引量：7
4
作者 鄢若韫 闫景富 《微计算机应用》 2008年第8期109-112,共4页
PECL电平是串行数据传输电路中经常采用的一种逻辑电平形式,本文首先介绍了PECL电平的电路实现与电气特性,给出了PECL电路之间以及PECL与别的逻辑电路在相互连接时经常采用的几种电路耦合形式,在此基础上,围绕PECL与LVPECL接口的实际例... PECL电平是串行数据传输电路中经常采用的一种逻辑电平形式,本文首先介绍了PECL电平的电路实现与电气特性,给出了PECL电路之间以及PECL与别的逻辑电路在相互连接时经常采用的几种电路耦合形式,在此基础上,围绕PECL与LVPECL接口的实际例子,设计了一种交流耦合电路。实践表明,该电路设计是合理的。 展开更多
关键词 光收发器 物理层芯片 PECL lvpecl 交流耦合
下载PDF
模拟／电源
5
《电子产品世界》 2009年第10期77-78,共2页
Maxim具有亚皮秒级抖动性能的频率合成器 Maxim推出用于高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671／3673．采用低噪声VCO和PLL架构，从62．5MHz参考时钟输入产生高频（312．5MHz）、低抖动（0．3psRMS）时钟信号。... Maxim具有亚皮秒级抖动性能的频率合成器 Maxim推出用于高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671／3673．采用低噪声VCO和PLL架构，从62．5MHz参考时钟输入产生高频（312．5MHz）、低抖动（0．3psRMS）时钟信号。MAX3671通过3个四电平控制输入配置．可同时产生两路不同的频率，分别为以太网端口和MAC提供时钟；MAX3673产生CPRI／UMTS参考时钟输出。 展开更多
关键词 频率合成器 MAXIM 电源 模拟 lvpecl 时钟输入 时钟输出 以太网端口
下载PDF
基于CPLD+LVPECL可调窄脉冲发生器的设计与实现 被引量：2
6
作者 彭亚红 蒋留兵 《微型机与应用》 2012年第11期18-21,24,共5页
采用CPLD和具有速度极快的LVPECL门电路来实现脉宽可调的窄脉冲信号。利用CPLD提供的10 MHz激励信号和对延时芯片进行写延时控制字来产生所需脉宽。测试结果表明,该可调窄脉冲发生器能产生500 ps～20 ns范围内的脉宽可调、幅度约为400 m... 采用CPLD和具有速度极快的LVPECL门电路来实现脉宽可调的窄脉冲信号。利用CPLD提供的10 MHz激励信号和对延时芯片进行写延时控制字来产生所需脉宽。测试结果表明,该可调窄脉冲发生器能产生500 ps～20 ns范围内的脉宽可调、幅度约为400 mV的脉冲信号。 展开更多
关键词 超宽带 窄脉冲发生器 lvpecl门电路 脉宽可调
下载PDF
一种新的宇宙线μ子寿命测量实验电子学系统设计 被引量：2
7
作者 霍文驹 梁昊 《核电子学与探测技术》 CAS 北大核心 2016年第5期461-465,共5页
介绍了一种新的宇宙线μ子寿命测量电子学系统设计。专门设计了一种新型级联式直接计数型TDC,利用LVPECL计数器"细计数"和单片机内部计数器"粗计数"级联的方法使得TDC时间分辨达到1 ns,最大量程16.7 ms。该系统主要... 介绍了一种新的宇宙线μ子寿命测量电子学系统设计。专门设计了一种新型级联式直接计数型TDC,利用LVPECL计数器"细计数"和单片机内部计数器"粗计数"级联的方法使得TDC时间分辨达到1 ns,最大量程16.7 ms。该系统主要由LVPECL电路、DAC和具有通用可编程接口(GPIF)的单片机CY7C68013组成。系统成本低且能够满足实验要求,也可用于其他时间测量的实验中。 展开更多
关键词 宇宙线μ子寿命 计数型TDC 时间测量 lvpecl电路
下载PDF
LVPECL匹配——一种电路方法
8
作者 Phillip Wissell 《世界电子元器件》 2014年第2期42-45,共4页
引言 LVPECL是比较成熟的高频差分信令标准,最早可以回溯到1970以前,那时,高速lC技术还仅限于NPN晶体管。由于只能实现有源上拉,因此,需要采用外部组件对输出进行无源下拉。对于直流耦合LVPECL,这些外部组件将提供输出驱动偏置回路,匹... 引言 LVPECL是比较成熟的高频差分信令标准,最早可以回溯到1970以前,那时,高速lC技术还仅限于NPN晶体管。由于只能实现有源上拉,因此,需要采用外部组件对输出进行无源下拉。对于直流耦合LVPECL,这些外部组件将提供输出驱动偏置回路,匹配相应的差分传输线。但是,当完成输出级设计时,灵活的电路设计应同时满足达两种要求,否则,对于第一次使用LVPECL的用户,达容易让他们感到困惑。他们通常会面临怎样选择匹配的问题,难以做出最终的选择。 展开更多
关键词 lvpecl匹配 lvpecl驱动器 直流耦合lvpecl匹配
下载PDF
10位LVTTL／LVCOMS至LVPECL转换器
9
《国外电子元器件》 2003年第3期79-79,共1页
关键词 LVTTL LVCOMS lvpecl 转换器 安森美半导体公司 MC100EPT622
下载PDF
DS4625：双输出晶体振荡器
10
《世界电子元器件》 2009年第12期39-39,共1页
Maxim推出双输出LVPECL晶体振荡器DS4625，设计用于要求苛刻的通信系统。该器件产生两路100MHz至625MHz范围的高频输出，允许设计人员使用单个器件替换两个分立的振荡器。DS4625采用5mm×3．2mm LCC封装，尺寸比传统方案（5mm×... Maxim推出双输出LVPECL晶体振荡器DS4625，设计用于要求苛刻的通信系统。该器件产生两路100MHz至625MHz范围的高频输出，允许设计人员使用单个器件替换两个分立的振荡器。DS4625采用5mm×3．2mm LCC封装，尺寸比传统方案（5mm×7mm）减小了55％。 展开更多
关键词 晶体振荡器 双输出 lvpecl 设计人员 MAXIM 通信系统 LCC 尺寸比
下载PDF
美信推出可转换为LVPECL的单双信道转换器
11
《电子质量》 2003年第7期110-110,共1页
关键词 美信公司 lvpecl 信道转换器 MAX9375 MAX9376 MAX9376
下载PDF
带防抖动功能的LVPECL电平转换器PI6C4853x
12
《电子元器件应用》 2006年第9期133-133,共1页
Pericom公司日前推出工作速率高达800MHz的LVPECL电平转换器PI6C4853x，它的工作电压为3.3V，可用于网络／通信，存储和工业系统领域。
关键词 lvpecl 电平转换器 防抖动 工作速率 工作电压 工业系统
下载PDF
Silicon Labs推出高时钟树功能集成度的低抖动时钟缓冲器
13
《单片机与嵌入式系统应用》 2013年第1期86-86,共1页
Silicon Laboratories（芯科实验室有限公司）推出通用时钟缓冲器（clockbuffer），可以用单颗IC替代多颗LVPECL、LVDS、CML、HCSL和LVCMOS缓冲器，而无需多个不同格式缓冲器。新型Si533XX系列产品集成常见的时钟树功能，包括时钟分配... Silicon Laboratories（芯科实验室有限公司）推出通用时钟缓冲器（clockbuffer），可以用单颗IC替代多颗LVPECL、LVDS、CML、HCSL和LVCMOS缓冲器，而无需多个不同格式缓冲器。新型Si533XX系列产品集成常见的时钟树功能，包括时钟分配、时钟复用、时钟分频、格式转换和电平转换。 展开更多
关键词 SILICON 时钟树 缓冲器 LABS 功能 低抖动 集成度 lvpecl
下载PDF
超低抖动MEMS振荡器
14
《今日电子》 2013年第10期62-62,共1页
4HMEMS振荡器拥有一个差分的LVDS／LVPECL输出，具有极低的相位抖动（100fs@1．875—20MHz和亚300fs@12kHz-20MHz），满足高性能网络应用对低抖动芯片组的需要。
关键词 振荡器 低抖动 MEMS lvpecl 高性能网络 LVDS 相位抖动 芯片组
下载PDF
具有亚皮秒级抖动性能的频率合成器
15
《今日电子》 2009年第10期65-65,共1页
高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671／MAX3673。这两款器件采用低噪声VCO和PLL架构，从62．5MHz参考时钟输入产生高频（312．5MHz）、低抖动（0．3psRMS）时钟信号。MAX3671通过3个四电平控制输入配置，可... 高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671／MAX3673。这两款器件采用低噪声VCO和PLL架构，从62．5MHz参考时钟输入产生高频（312．5MHz）、低抖动（0．3psRMS）时钟信号。MAX3671通过3个四电平控制输入配置，可同时产生两路不同的频率，分别为以太网端口口和MAC提供时钟；MAX3673产生CPRI／UMTS参考时钟输出（122．88MHz、245．76MHz）。 展开更多
关键词 频率合成器 抖动性能 亚皮秒 lvpecl 时钟输入 时钟输出 以太网端口 相位对齐
下载PDF
MAX3678：频率合成器
16
《世界电子元器件》 2008年第12期49-49,共1页
Maxim推出具有9路LVPECL时钟输出和智能动态切换功能的低抖动频率合成器MAX3678。该器件从66．6MHz的低参考时钟输入产生高达333MHz的时钟输出。器件采用低噪声VCO和PLL架构，具有030psRMG超低抖动（12kHz至20MHz）和-60dBc的电源噪声... Maxim推出具有9路LVPECL时钟输出和智能动态切换功能的低抖动频率合成器MAX3678。该器件从66．6MHz的低参考时钟输入产生高达333MHz的时钟输出。器件采用低噪声VCO和PLL架构，具有030psRMG超低抖动（12kHz至20MHz）和-60dBc的电源噪声抑制。MAX3678可简化系统时钟设计、提高可靠性，是高端服务器存储和CPU时钟发生器等高速同步应用的理想选择。 展开更多
关键词 频率合成器 lvpecl 时钟输出 MAXIM 时钟发生器 高端服务器 切换功能 时钟输入
下载PDF
NBXSBA010：100MHz LVPECL时钟振荡器
17
《世界电子元器件》 2008年第6期38-38,共1页
NBXSBA010晶体振荡器使用高Q值基础模型晶体和模拟PLL乘法器来提供单频或双频、超低抖动和相位噪声的低压正射极耦合逻辑（LVPECL）／共模逻辑（CML）差分输出。
关键词 lvpecl 时钟振荡器 射极耦合逻辑 晶体振荡器 差分输出 相位噪声 乘法器 PLL
下载PDF
IDT推出具有超低相位抖动的全新高性能合成器8T49NS010
18
《电子质量》 2014年第12期61-61,共1页
IDT公司（IDT ）日前宣布推出具有超低相位抖动的全新高性能合成器8T49NS010，可降低当今串行数据通信系统的误码率。该合成器集成有扇出（fanout）缓冲器，分频器，可为要求苛刻的应用提供高性能的时钟，并理想适用于40GE和100GE电信... IDT公司（IDT ）日前宣布推出具有超低相位抖动的全新高性能合成器8T49NS010，可降低当今串行数据通信系统的误码率。该合成器集成有扇出（fanout）缓冲器，分频器，可为要求苛刻的应用提供高性能的时钟，并理想适用于40GE和100GE电信和网络系统。具有10路输出的8T49NS010合成器可提供一个高频时钟，在标准的12kHz至20MHz积分范围具有86fsRMS相位抖动。8T49NS010还有一个特点集成了扇出缓冲器，该缓冲器消除了来自振荡器附加相位抖动和噪声问题。该芯片支持可编程配置和不同输出电平，以满足各种不同应用的要求。8T49NS010能通过12C串行接口配置，可在工业级温度范围工作。除了输出关断，其差分输出还支持两种逻辑电平。其中第一种可用于提供具有750mV的典型摆幅（swing）的LVPECL输出电平，第二种则可提供一个类似摆幅和没有外部直流端接的输出电平。该器件采用外置基本模式晶体，缓解了与高端振荡器相关的费用和可用性问题。 展开更多
关键词 IDT公司 相位抖动 合成器 性能 扇出缓冲器 输出电平 数据通信系统 lvpecl
下载PDF
具有智能动态切换功能的频率合成器
19
《今日电子》 2008年第12期110-110,共1页
MAX3678是具有9路LVPECL时钟输出和智能动态切换功能的低抖动频率合成器。该器件从66．6MHz的低参考时钟输入产生高达333MHZ的时钟输出。器件采用低噪声VCO和PLL架构，具有0．30DsRMS超低抖动（12kHZ～20MHz）和－60dBc的电源噪声抑制。
关键词 频率合成器 切换功能 能动 lvpecl 时钟输出 时钟输入 噪声抑制 PLL
下载PDF
MAX3674：双输出时钟发生器
20
《世界电子元器件》 2008年第6期50-50,共1页
Maxim推出用于高速设备的宽频率范围、双输出时钟发生器MAX3674。器件采用低噪声VCO和PLL架构，可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5ps RMS低抖动输出时钟。为降低成本，器件提供2路相同或不同频... Maxim推出用于高速设备的宽频率范围、双输出时钟发生器MAX3674。器件采用低噪声VCO和PLL架构，可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5ps RMS低抖动输出时钟。为降低成本，器件提供2路相同或不同频率的差分LVPECL输出，从而省去了一个高频晶体振荡器。此外，I^2C兼容接口可为频率裕量测试精调输出频率，从而极大地降低了系统测试过程的复杂度。MAX3674理想用于以太网交换机／路由器、存储域网络交换机、无线基站通道卡和服务器时钟发生器等高速系统。 展开更多
关键词 时钟发生器 晶体振荡器 lvpecl 以太网交换机 频率范围 测试过程 高速系统
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 3 下一页 到第 页
使用帮助 返回顶部