期刊文献+
共找到21篇文章
< 1 2 >
每页显示 20 50 100
基于FPGA的IRIG-B(DC)码解码 被引量:7
1
作者 卢韦明 卢韦平 《现代电子技术》 2012年第11期88-90,共3页
在分析了IRIG-B(DC)码码型特点的基础上,提出了一种IRIG-B(DC)时间码解码的设计方法。该方法由少量外围电路与一片现场可编程门阵列(FPGA)芯片组成,来实现对IRIG-B(DC)码的解码、1PPS信号输出、实时时间显示以及串行异步通信。与传统的... 在分析了IRIG-B(DC)码码型特点的基础上,提出了一种IRIG-B(DC)时间码解码的设计方法。该方法由少量外围电路与一片现场可编程门阵列(FPGA)芯片组成,来实现对IRIG-B(DC)码的解码、1PPS信号输出、实时时间显示以及串行异步通信。与传统的方法相比,该设计方案具有体积小、成本低、工作稳定等优点,完全能够替代传统的B码机箱的功能。 展开更多
关键词 irigb(dc) FPGA 硬件描述语言 串行通信
下载PDF
IRIG-B(DC)码在光纤高精度授时设备中的应用 被引量:3
2
作者 杨君刚 王超 王凯 《光通信技术》 北大核心 2016年第3期29-32,共4页
为了实现光纤授时设备输入/输出标准IRIG_B(DC)码,提出了一种基于FPGA的IRIG-B(DC)编解码设计方案。通过Quartus II建立工程文件,采用Verilog HDL语言设计了B(DC)码编解码电路,解决了传统设计中B码准秒时刻对齐和1PPS恢复的问题。
关键词 irig-b(dc) FPGA VERILOG HDL 1PPS
下载PDF
基于FPGA的IRIG-B(DC)解码器的设计与实现 被引量:3
3
作者 陈永胜 《无线电通信技术》 2014年第1期93-96,共4页
在通信系统中,采用IRIG-B(DC)码为通信系统提供统一的时间基准,可以使系统的各个单元对设备信息进行时间校正。对于各个设备单元,提出了采用FPGA芯片来设计IRIG-B(DC)时间码解码器,该解码器硬件电路由一片现场可编程门阵列(FPGA)芯片以... 在通信系统中,采用IRIG-B(DC)码为通信系统提供统一的时间基准,可以使系统的各个单元对设备信息进行时间校正。对于各个设备单元,提出了采用FPGA芯片来设计IRIG-B(DC)时间码解码器,该解码器硬件电路由一片现场可编程门阵列(FPGA)芯片以及外围接口电路组成,其解码过程则通过VHDL语言编程实现。解码器从接收到的IRIG-B(DC)时间码中,提取时间信息和秒脉冲信号,用于调整本设备的时间。实验结果表明,采用FPGA设计解码器,具有体积小、工作性能稳定和方案实现灵活等特点。 展开更多
关键词 irig-b (dc) FPGA VHDL 解码
下载PDF
基于PC端的智能变电站IRIG-B(DC)测试方法研究 被引量:1
4
作者 王治国 孙浩 +2 位作者 于哲 笃峻 高晟辅 《电气自动化》 2019年第5期111-114,共4页
IRIG-B(DC)对时是智能变电站的一种常用对时方式,如何提高检测效率,具有重要意义。通过对组成波形的三种码元分析,提出了一种基于PC侧实现B码对时编码与解码的新方法。方法充分利用PC机优势,通过串口向装置提供B码对时服务或解析授时装... IRIG-B(DC)对时是智能变电站的一种常用对时方式,如何提高检测效率,具有重要意义。通过对组成波形的三种码元分析,提出了一种基于PC侧实现B码对时编码与解码的新方法。方法充分利用PC机优势,通过串口向装置提供B码对时服务或解析授时装置的B码输出,并完成数据存储和波形实时展示。同时利用被测装置提供的时间查询变量服务,实现了闭环自动测试。试验结果表明,方法使用简单、性能可靠,具有较好的使用价值。 展开更多
关键词 irig-b(dc) 码元 时钟同步装置 智能变电站 继电保护装置
下载PDF
基于Arduino的便携式IRIG-B(DC)信号监视系统的设计与实现
5
作者 刘明波 陈琳 +1 位作者 赵乾宏 李生平 《计算机测量与控制》 2016年第9期113-116,121,共5页
为了提高对时间统一系统IRIG-B码信号的监测效率,需要一套自动监测系统;本文结合某型号时间统一系统,针对该时统设备输出的通用IRIG-B(DC)格式时间码,介绍了一种基于Arduino的便携式IRIG-B(DC)信号监视系统的设计过程,给出了以开放源代... 为了提高对时间统一系统IRIG-B码信号的监测效率,需要一套自动监测系统;本文结合某型号时间统一系统,针对该时统设备输出的通用IRIG-B(DC)格式时间码,介绍了一种基于Arduino的便携式IRIG-B(DC)信号监视系统的设计过程,给出了以开放源代码硬件项目平台Arduino为核心构建的"输入控制+逻辑处理+数据处理+数据交互+数据存储+网络传输+实时显示"的系统硬件设计结构;利用Arduino内高度集成的AVR二次编译封装库,将复杂的逻辑控制和数据处理等底层的指令封装成简单实用的函数调用,完成了整个系统的任务调度和管理,实现了对时间统一系统IRIG-B(DC)信号的波形采集、数据分析、时间解调、状态监视、实时显示以及数据存储等功能;测试结果表明,系统设计简洁,工作稳定可靠,设计指标满足功能需求。 展开更多
关键词 ARDUINO irig-b(dc) SD 实时显示 网络
下载PDF
基于FPGA的IRIG-B(DC)码同步解码设计 被引量:15
6
作者 张斌 张东来 王超 《测控技术》 CSCD 2008年第2期45-47,共3页
介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果。重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程。
关键词 irig-b(dc)码 FPGA 同步 解码
下载PDF
用GPS校时的IRIG-B(DC)时间码产生器设计 被引量:9
7
作者 李万山 郑海昕 《指挥技术学院学报》 1999年第1期62-66,共5页
本文简要介绍了研制GPS校时的IRIG-B(DC)时间码产生器的目的、意义、组成及设计要点,重点讨论了提高时间同步精度的技术措施及相应的设计方法。
关键词 irig-b GPS 校时 时间码产生器 dc时间码
下载PDF
基于FPGA的IRIG-B(DC)码的解码方案的设计与实现 被引量:7
8
作者 王丽敏 胡永辉 +1 位作者 侯雷 刘军良 《时间频率学报》 CSCD 2012年第4期228-234,共7页
IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B(DC)码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HD... IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B(DC)码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计,已成功实现,并给出了验证结果。 展开更多
关键词 irig-b(dc)码 现场可编程门阵列 同步 解调
下载PDF
基于FPGA的IRIG-B (DC)码解码卡的设计 被引量:6
9
作者 贾磊 崔永俊 +1 位作者 杨兵 王晋伟 《计算机测量与控制》 2015年第6期2143-2144,2155,共3页
为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传... 为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。 展开更多
关键词 irig-b(dc)码 解码 串口 RS232
下载PDF
基于FPGA的IRIG-B(DC)解码编码器设计 被引量:6
10
作者 李盘文 高志远 《电子测量技术》 2016年第6期107-110,共4页
针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输... 针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输出。主要阐述了IRIG-B(DC)码的格式,详细介绍了IRIG-B(DC)码解码编码器的软硬件设计,在实验室搭建测试环境对该设计进行了测试验证,结果表明该设计能够稳定可靠运行。 展开更多
关键词 irig-b(dc)码 FPGA 解码 编码 秒脉冲
下载PDF
IRIG-B格式时间码在GPS同步时钟卡中的应用 被引量:5
11
作者 雷震 魏丰 《现代电子技术》 2004年第5期75-76,79,共3页
概述一种基于 PCI总线的 GPS同步时钟卡。讨论了 IRIG B格式时间码在 GPS同步时钟卡上的应用。详细介绍了用大规模可编程逻辑芯片及单片机系统进行 IRIG B( DC)码编码。
关键词 GPS irigb(dc)码 CPLD 单片机
下载PDF
基于FPGA的IRIG-B(DC)码产生电路设计 被引量:3
12
作者 雒俊鹏 《电子设计工程》 2010年第5期146-148,共3页
提出了一种IRIG-B(DC)码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察,使用8段数码管、拨... 提出了一种IRIG-B(DC)码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察,使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明,该设计可以产生标准的IRIG-B(DC)码时间脉冲序列。 展开更多
关键词 irig-b(dc)码 FPGA VHDL
下载PDF
基于边沿捕获的IRIG-B(DC)码解码的研究与应用 被引量:2
13
作者 贾成龙 亓常松 《浙江海洋学院学报(自然科学版)》 CAS 2013年第5期443-447,共5页
通过研究IRIG-B(DC)码原理,提出了基于定时器脉冲边沿捕获技术来实现IRIG-B(DC)码解码的新方法,并选用STM8S103芯片完成了IRIG-B(DC)码解码器的设计。功能仿真和实际测试表明该设计方法是一种解决自动化系统IRIGB码解码对时的有效方案... 通过研究IRIG-B(DC)码原理,提出了基于定时器脉冲边沿捕获技术来实现IRIG-B(DC)码解码的新方法,并选用STM8S103芯片完成了IRIG-B(DC)码解码器的设计。功能仿真和实际测试表明该设计方法是一种解决自动化系统IRIGB码解码对时的有效方案。目前,该设计已经成功应用于某变电站中的GPS&IRIG-B(DC)对时系统。 展开更多
关键词 irigb(dc)码 边沿捕获 解码 对时
下载PDF
基于SDH的IRIG-B(DC)码时间信号传输方案设计 被引量:2
14
作者 林习良 唐晓春 《无线电工程》 2005年第6期32-34,37,共4页
通过对IRIG-B(DC)码时间信号的介绍,从信号特点和任务中的技术要求出发,分析了其通过基于SDH的传输网络进行传输的可行性,并对信道速率、定时信号和传输方式进行了设计,对系统误差进行了分析。最后,对设计进行了仿真测试,初步分析了传... 通过对IRIG-B(DC)码时间信号的介绍,从信号特点和任务中的技术要求出发,分析了其通过基于SDH的传输网络进行传输的可行性,并对信道速率、定时信号和传输方式进行了设计,对系统误差进行了分析。最后,对设计进行了仿真测试,初步分析了传输引入的同步误差。为在测量船上将该信号接入综合信息平台传输奠定了基础。 展开更多
关键词 irig-b(dc)码时间信号 SDH 传输网络 信道速率 定时信号 传输方式
下载PDF
基于ZYNQ的IRIG-B(DC)码设计与实现
15
作者 卢韦明 《导航定位与授时》 CSCD 2021年第2期138-143,共6页
通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线... 通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线,PCB设计简单,面积较小,有利于整机小型化设计。试验结果表明,采用新器件设计的IRIG-B(DC)码输出正常。 展开更多
关键词 ZYNQ irig-b(dc)码 授时 小型化
下载PDF
具有GPS时间同步功能的高精度数字钟的设计
16
作者 吕念芝 肖志雄 《武夷学院学报》 2020年第9期38-41,共4页
针对当前电力系统广泛应用的IRIG-B时间码,提出一种基于现场可编程门阵列(field-programmable gate array,FPGA)的具有GPS对时功能同时输出高精度秒脉冲的数字钟的设计方案。通过IRIG_B(DC)码的解码模块输出时、分、秒的信息传输给控制... 针对当前电力系统广泛应用的IRIG-B时间码,提出一种基于现场可编程门阵列(field-programmable gate array,FPGA)的具有GPS对时功能同时输出高精度秒脉冲的数字钟的设计方案。通过IRIG_B(DC)码的解码模块输出时、分、秒的信息传输给控制显示模块,最后通过数码管显示实时时间,同时输出高精度的秒脉冲。通过Modelsim仿真平台和以Altera的EP4CE6F17C8为核心器件的硬件平台验证该方案可以实现微妙级的同步精度。 展开更多
关键词 FPGA irig_b(dc码) 时间同步 高精度 数字钟
下载PDF
基于FPGA的IRIG—B_DC码的解码设计
17
作者 岳修正 陈文博 +1 位作者 肖宏 赵楠 《电光系统》 2010年第2期21-23,31,共4页
介绍了IRIG-B_DC码的原理,提出了一种基于FPGA芯片的IRIG—B_DC码的解码设计方案,并通过实践成功实现。与以往的各种方法相比,具有体积小、低功耗、抗干扰性强和同步精度高等优点。
关键词 irigb_dc FPGA 解码
下载PDF
合并单元测试仪同步功能的设计与应用
18
作者 吕念芝 《武夷学院学报》 2019年第9期52-57,共6页
结合智能变电站对合并单元测试仪时间同步方式和精度的要求,提出了一种多时钟源的时钟同步设计方案。该方案中时钟源可以从GPS/北斗、内部时钟、外部秒脉冲、外部IRIG_B(DC)码任选一种,输出多种形式的高精度IRIG_B(DC)和秒脉冲信号。介... 结合智能变电站对合并单元测试仪时间同步方式和精度的要求,提出了一种多时钟源的时钟同步设计方案。该方案中时钟源可以从GPS/北斗、内部时钟、外部秒脉冲、外部IRIG_B(DC)码任选一种,输出多种形式的高精度IRIG_B(DC)和秒脉冲信号。介绍合并单元测试仪的整体功能、同步功能的硬件设计和软件设计、该同步功能的应用。具备该同步功能的测试仪可以满足智能变电站中二次设备的同步检测,确保其安全可靠运行。 展开更多
关键词 合并单元测试仪 FPGA irig_b(dc码) 同步 秒脉冲
下载PDF
IRIG-B(DC)码对时在励磁系统中的实现 被引量:1
19
作者 秦茂 解建伟 +1 位作者 曹成军 张兴旺 《水电站机电技术》 2013年第5期28-29,共2页
IRIG-B(DC)码对时采用RS485总线接口来传输时钟同步信号,在电力系统中得到了广泛引用。通过对IRIG-B(DC)码的研究,在励磁装置中嵌入高性能微处理器为控制单元的时间解码模块,实现能接受RS485总线接口方式传输过来的IRIG-B(DC)码的同步... IRIG-B(DC)码对时采用RS485总线接口来传输时钟同步信号,在电力系统中得到了广泛引用。通过对IRIG-B(DC)码的研究,在励磁装置中嵌入高性能微处理器为控制单元的时间解码模块,实现能接受RS485总线接口方式传输过来的IRIG-B(DC)码的同步时钟信号,为励磁系统提供高精度的时间信号,与外部监控、继电保护装置等自动化设备可取得良好的时钟一致性,有利于电力系统故障分析和定位。 展开更多
关键词 irigb(dc)码 励磁装置 时间同步 RS485接口
下载PDF
变电站自动化系统对时故障分析 被引量:2
20
作者 肖伯德 《广东科技》 2015年第10期36-39,共4页
随着电力系统对调度自动化系统运行分析水平的要求越来越高,对全网时钟统一对时的要求愈来愈迫切,有了统一精确的时间,既可实现全网各变电站在统一时间基准下的运行监控和事故后的故障分析,也可以通过各开关动作、调整的先后顺序及准确... 随着电力系统对调度自动化系统运行分析水平的要求越来越高,对全网时钟统一对时的要求愈来愈迫切,有了统一精确的时间,既可实现全网各变电站在统一时间基准下的运行监控和事故后的故障分析,也可以通过各开关动作、调整的先后顺序及准确时间来分析事故的原因及过程。通过对变电站自动化系统的对时故障现象的分析,分析各个可能引致故障的地方,并采取相应的对策以提高设备的运行水平。同时也简单介绍了电力系统中一般对时的方式,方便读者理解。 展开更多
关键词 变电站综合自动化系统 时间同步 bNS GPS irig-b码(dc)
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部