期刊文献+
共找到32篇文章
< 1 2 >
每页显示 20 50 100
一种基于忆阻器的可重构逻辑电路 被引量:3
1
作者 付迅 彭菊红 杨维明 《微电子学与计算机》 北大核心 2019年第8期14-18,共5页
为解决现有忆阻器电路逻辑功能单一与结构简单之间的矛盾,论文设计了一种具有可重构功能的忆阻器逻辑电路.该电路利用忆阻器具有记忆电阻的特性,通过预置和逻辑运算两个操作步骤,可以实现大多数的逻辑操作.为了使该电路具备逻辑功能的... 为解决现有忆阻器电路逻辑功能单一与结构简单之间的矛盾,论文设计了一种具有可重构功能的忆阻器逻辑电路.该电路利用忆阻器具有记忆电阻的特性,通过预置和逻辑运算两个操作步骤,可以实现大多数的逻辑操作.为了使该电路具备逻辑功能的完备性,其他未实现的逻辑操作可以采用基于实质蕴涵和非逻辑的逻辑迭代运算来实现;并通过设计异步时序结构克服电路逻辑的误操作,增强电路稳定性.与其他已提出的基于忆阻器逻辑电路相比,此电路用较少的忆阻器与操作步骤去实现更多的逻辑功能.通过使用P-spice仿真,验证了逻辑电路的可行性. 展开更多
关键词 忆阻器 可重构 实质蕴涵 逻辑运算
下载PDF
一种高效的时序转换电路设计与实现 被引量:2
2
作者 杜斐 何嘉文 +2 位作者 刘承禹 张骏 田泽 《计算机技术与发展》 2021年第5期96-101,共6页
嵌入式处理器是目前片上系统中常用的处理器引擎,包括处理器、PLB总线系统、软件驱动等部分,其性能高、功耗低、使用灵活,通过处理器自带的PLB总线,可将成熟IP与嵌入式处理器相连接。由于PLB总线结构复杂,时序多样,且其接口时序与常用... 嵌入式处理器是目前片上系统中常用的处理器引擎,包括处理器、PLB总线系统、软件驱动等部分,其性能高、功耗低、使用灵活,通过处理器自带的PLB总线,可将成熟IP与嵌入式处理器相连接。由于PLB总线结构复杂,时序多样,且其接口时序与常用的寄存器接口访问时序差距较大,不利于迅速建立成熟IP和PLB总线连接。为解决此问题,首先深入研究了嵌入式处理器内部PLB总线协议和PLB总线各个接口的结构及机制,然后在理解PLB总线系统时序以及内部各子模块的功能与工作机制的基础上,提出一种高效时序转换电路解决方案,以满足PLB总线端单拍传输、Line传输和Burst传输,从设备端同步时序传输、异步时序传输的通信需求。通过功能仿真和工程实践表明,该时序转换电路工作稳定,性能良好,具有配置灵活、使用方便、数据传输效率高等优点,较好地满足了应用需求,且对其他类似接口转换设计具有一定的借鉴意义。 展开更多
关键词 嵌入式处理器 PLB总线 同步时序 异步时序 转换电路
下载PDF
异步时序状态机的分析与设计
3
作者 潘骁 闭金杰 《电子技术(上海)》 2014年第10期43-45,共3页
文中以给出的一个状态机为例,然后用异步时序状态机的设计方法得到最终的电路,最后用Verilog语言描述其电路并在modelsim上进行逻辑测试,测试结果表明所设计的电路是正确的。
关键词 异步时序 状态机 VERILOG HDL
原文传递
基于低功耗双边沿JK触发器的异步时序电路设计 被引量:8
4
作者 赵敏笑 余红娟 陈偕雄 《浙江大学学报(理学版)》 CAS CSCD 北大核心 2005年第1期45-48,共4页
从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.
关键词 低功耗 双边沿触发器 异步时序电路 逻辑设计
下载PDF
基于异步顺序采样值精确测量电量的方法 被引量:5
5
作者 许珉 张鸿博 《继电器》 CSCD 北大核心 2005年第15期82-85,共4页
利用离散频谱详细对比分析了DFT的频谱泄漏和加汉宁窗DFT的频谱泄漏现象,讨论了用异步顺序采样值计算电量产生误差的原因,提出了利用异步顺序采样值精确计算电量的方法,实现了畸变电量的精确测量。仿真结果表明,该方法具有很高的计算精度。
关键词 异步顺序采样 频谱泄漏 栅栏效应
下载PDF
基于SEDA架构的网格服务容器设计与实现 被引量:3
6
作者 刘诚忠 刘万涛 胡春明 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2008年第3期336-339,共4页
网格服务容器是服务网格中的基础模块,负责屏蔽资源的异构性并和网格服务的运行提供支持.大多数网格服务容器均采用基于线程的并发机制来处理用户请求,在性能和可伸缩性上都存在局限.采用分级事件驱动架构SEDA(Staged Event Driven Arch... 网格服务容器是服务网格中的基础模块,负责屏蔽资源的异构性并和网格服务的运行提供支持.大多数网格服务容器均采用基于线程的并发机制来处理用户请求,在性能和可伸缩性上都存在局限.采用分级事件驱动架构SEDA(Staged Event Driven Architecture),通过划分阶段Stage的方式解除耦合,在阶段之间采用事件进行异步消息通信,结合非阻塞的I/O机制设计实现了一个事件驱动的网格服务容器,并从吞吐量、平均响应时间等方面和基于线程的服务容器进行了比较.结果表明事件驱动架构的确能在性能和可伸缩性方面带来效益,异步通信方式有效的减少了系统中的同步阻塞,带来更好的并发性. 展开更多
关键词 阶段 服务容器 异步性
下载PDF
异步时序电路分析的一种OBDD方法 被引量:2
7
作者 吕毅 姚志江 +1 位作者 魏道政 解永良 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第6期500-504,共5页
对异步时序电路的分析和使用是一个比较困难的问题 ,所以 ,异步时序电路的实际应用范围远不如同步时序电路 .通过改进 JR Burch等提出的分析方法 ,使之适用于异步时序电路 .该方法使用基于 OBDD的布尔特征函数来表示电路的转移关系 ,并... 对异步时序电路的分析和使用是一个比较困难的问题 ,所以 ,异步时序电路的实际应用范围远不如同步时序电路 .通过改进 JR Burch等提出的分析方法 ,使之适用于异步时序电路 .该方法使用基于 OBDD的布尔特征函数来表示电路的转移关系 ,并通过基于 OBDD的布尔函数的运算来确定异步时序电路的稳定状态、及当输入改变时电路的下一个稳定状态 。 展开更多
关键词 异步时序电路 特征函数 有序二元判决图 OBDD
下载PDF
异步时序逻辑电路设计的一种简明方法 被引量:3
8
作者 赵兴强 《西华师范大学学报(自然科学版)》 2004年第2期227-230,共4页
提出了一种异步时序电路设计的新方法:时钟信号与次态卡诺图联立法.根据时钟信号填写次态卡诺图,当触发器满足时钟信号时其次态由状态转换图决定,否则其次态为约束项.据此可方便求出驱动方程并判断自启动.
关键词 异步时序逻辑电路 电路设计 时钟信号 次态卡诺图 状态转换图 约束项
下载PDF
基于AMS的异步电路设计方法 被引量:1
9
作者 万立 贺雅娟 +2 位作者 张波 李金朋 马斌 《微处理机》 2016年第4期1-4,共4页
相比于同步时序电路,异步时序电路具有更低的功耗、更高的鲁棒性、更低的压降(IR-drop)等明显优势。正是由于这些显著优势,在如今亚微米级乃至深亚微米级工艺线宽条件下,异步时序电路越来越受到电路设计者的重视。然而,由于缺乏成熟的... 相比于同步时序电路,异步时序电路具有更低的功耗、更高的鲁棒性、更低的压降(IR-drop)等明显优势。正是由于这些显著优势,在如今亚微米级乃至深亚微米级工艺线宽条件下,异步时序电路越来越受到电路设计者的重视。然而,由于缺乏成熟的专门对异步时序电路设计的设计软件和硬件描述语言,异步时序电路设计并未形成如同步时序电路设计般的标准设计流程。现存的异步时序电路设计方法虽然能设计一定规模的异步时序电路,但存在明显的缺陷。提出一种基于AMS(Analog Mixed-Signal)的异步时序电路设计方法,该方法完全采用现今主流的商业软件,并与同步时序电路设计软件相兼容。 展开更多
关键词 异步时序电路 鲁棒性 压降 同步时序电路 设计方法
下载PDF
Tolerating Permanent State Transition Faults in Asynchronous Sequential Machines
10
作者 Jung-Min Yang 《Journal of Computer Science & Technology》 SCIE EI CSCD 2016年第5期1028-1037,共10页
Corrective control theory lays a novel foundation for the fault-tolerant control of asynchronous sequential machines. In this paper, we present a corrective control scheme for tolerating permanent state transition fau... Corrective control theory lays a novel foundation for the fault-tolerant control of asynchronous sequential machines. In this paper, we present a corrective control scheme for tolerating permanent state transition faults in the dynamics of asynchronous sequential machines. By a fault occurrence, the asynchronous machine may be stuck at a faulty state, not responding to the external input. We analyze the detectability of the considered faults and present the necessary and sufficient condition for the existence of a controller that overcomes any permanent transition faults. Fault tolerance is realized by using potential reachability and asynchronous mechanisms in the machine. A case study on an asynchronous counter is provided to illustrate the proposed fault detection and tolerance scheme. 展开更多
关键词 asynchronous sequential machine corrective control permanent fault fault tolerance
原文传递
异步时序逻辑电路分析方法的研究 被引量:2
11
作者 齐耀辉 《现代电子技术》 2008年第6期14-18,共5页
首先对异步时序逻辑电路的特点和分类进行描述,接着从具体的操作步骤、结果的表现方式等方面结合具体实例阐述其一般的分析方法和新出现的分析方法:计算分析法和卡诺图分析法,并对计算分析法进行改进,以期能够更好地指导异步时序电路的... 首先对异步时序逻辑电路的特点和分类进行描述,接着从具体的操作步骤、结果的表现方式等方面结合具体实例阐述其一般的分析方法和新出现的分析方法:计算分析法和卡诺图分析法,并对计算分析法进行改进,以期能够更好地指导异步时序电路的分析。通过实例分别阐述3种分析方法,并进行对比,在保证分析结果的前提下,改进的计算分析法分析异步时序逻辑电路时不用考虑时钟信号,使分析变得简单;而卡诺图分析法使分析过程思路清晰,状态转换更加直观化。 展开更多
关键词 异步时序逻辑电路 触发器 计算分析法 卡诺图分析法
下载PDF
异步时序逻辑电路的分析与设计 被引量:2
12
作者 雷轩 卢超 《计算机时代》 2014年第5期19-22,共4页
异步时序逻辑电路状态的改变必须考虑外部输入信号以及对应存储器的时钟端或控制端有无信号作用,这是分析与设计的一个难点。针对这一难点进行了详细的讨论,通过系统框图给出了分析和设计的一般步骤;总结了分析和设计中对一般问题的解... 异步时序逻辑电路状态的改变必须考虑外部输入信号以及对应存储器的时钟端或控制端有无信号作用,这是分析与设计的一个难点。针对这一难点进行了详细的讨论,通过系统框图给出了分析和设计的一般步骤;总结了分析和设计中对一般问题的解决方法以及应该注意的问题。通过举例验证了该方法的正确性、通用性和快速性。 展开更多
关键词 异步时序逻辑电路 分析和设计 系统框图 方法
下载PDF
基于时钟设计的异步时序逻辑电路设计法 被引量:2
13
作者 吕虹 张海峰 《电气电子教学学报》 2002年第3期72-74,共3页
基于时钟设计的异步时序逻辑电路设计法 ,根据电路状态转换规律 ,立足电路中各位触发器时钟设计 ,使电路完成所要求的逻辑功能 ,从而避免了求解电路状态方程、驱动方程。
关键词 时钟设计 异步时序逻辑电路 时钟信号 时钟函数
下载PDF
基于时序图的异步时序逻辑电路的设计 被引量:2
14
作者 高美蓉 《新技术新工艺》 2016年第2期37-39,共3页
在异步时序逻辑电路的设计过程中,以波形分析为基础,通过电路的状态转换图得到电路的时序图,通过时序图的分析确定触发器的时钟方程,在时钟方程的作用下得到状态转换,填写次态卡诺图,通过次态卡诺图的化简得到输出方程和状态方程的设计... 在异步时序逻辑电路的设计过程中,以波形分析为基础,通过电路的状态转换图得到电路的时序图,通过时序图的分析确定触发器的时钟方程,在时钟方程的作用下得到状态转换,填写次态卡诺图,通过次态卡诺图的化简得到输出方程和状态方程的设计方法。该方法简单实用,学生易于理解和接受。 展开更多
关键词 异步时序逻辑电路 时序图 时钟信号
下载PDF
异步时序电路分析与综合 被引量:1
15
作者 刘莹 何群 《黑龙江大学自然科学学报》 CAS 1996年第1期69-73,68,共6页
本文以主从RS触发器为基础首先推出触发器完整特征方程,然后派生出JK型和T型触发器相应方程。在此基础上,本文研究在兼顾传统分析与综合步骤的前提下,得出一个实用的不时序电路分析和综合方法。因其和同步式电路所用方法相容,... 本文以主从RS触发器为基础首先推出触发器完整特征方程,然后派生出JK型和T型触发器相应方程。在此基础上,本文研究在兼顾传统分析与综合步骤的前提下,得出一个实用的不时序电路分析和综合方法。因其和同步式电路所用方法相容,故易于推广。 展开更多
关键词 异步时序电路 触发器 完整特征方程
下载PDF
基于低功耗双边沿T触发器的异步时序电路设计 被引量:1
16
作者 赵敏笑 陈桂兰 陈偕雄 《科技通报》 2007年第3期430-433,共4页
从T触发器的逻辑功能入手,介绍了基于单边沿T触发器和双边沿T触发器的同步时序电路设计方法,并在分析异步触发条件的基础上,分别给出了基于单边沿T触发和双沿T触发器2n进制异步计数器的设计公式。在此基础上,讨论用双边沿T触发器设计异... 从T触发器的逻辑功能入手,介绍了基于单边沿T触发器和双边沿T触发器的同步时序电路设计方法,并在分析异步触发条件的基础上,分别给出了基于单边沿T触发和双沿T触发器2n进制异步计数器的设计公式。在此基础上,讨论用双边沿T触发器设计异步时序电路的方法,以十二进制计数器的设计为例验证了设计的正确性。 展开更多
关键词 低功耗 双边沿触发器 计数器 异步时序电路 逻辑设计
下载PDF
一种改进的基于时钟沿的单粒子翻转自检纠错方法 被引量:1
17
作者 周国昌 赖晓玲 +3 位作者 朱启 巨艇 于登云 郭阳明 《西北工业大学学报》 EI CAS CSCD 北大核心 2015年第5期716-720,共5页
通过将数据与时钟的转变沿进行对比,检验其是否同步,设计了一种改进的基于时钟沿的单粒子翻转自检纠错电路结构,来实现数据翻转错误的检测和纠正。该电路在保持原有电路优点的同时,克服了原电路的不足,既可完成上升沿和下跳沿错误检测,... 通过将数据与时钟的转变沿进行对比,检验其是否同步,设计了一种改进的基于时钟沿的单粒子翻转自检纠错电路结构,来实现数据翻转错误的检测和纠正。该电路在保持原有电路优点的同时,克服了原电路的不足,既可完成上升沿和下跳沿错误检测,又可以同时实现多位SEU错误的检测纠正。仿真和实际应用均表明,所提出的改进电路是一个有实用价值的检错纠错电路。 展开更多
关键词 超大规模集成电路 单粒子翻转 时钟沿 自检纠错
下载PDF
K变模可拟计数器竞争冒险现象的消除 被引量:1
18
作者 李莉 《现代电子技术》 2007年第24期185-186,190,共3页
竞争冒险作为数字电路设计中经常会遇到的现象,存在可能导致高速电路或毛刺敏感电路的逻辑错误。以k变模可逆计数器设计中出现的竞争冒险现象为例,从程序、仿真波形、综合电路等方面较为详细地介绍了应用VHDL进行数字电路设计中竞争冒... 竞争冒险作为数字电路设计中经常会遇到的现象,存在可能导致高速电路或毛刺敏感电路的逻辑错误。以k变模可逆计数器设计中出现的竞争冒险现象为例,从程序、仿真波形、综合电路等方面较为详细地介绍了应用VHDL进行数字电路设计中竞争冒险现象产生的原因,并提出了采用同步时序电路设计的原则消除竞争冒险的方法。 展开更多
关键词 竞争冒险 计数器 VHDI 同步时序电路
下载PDF
采用组合时钟的异步时序电路分析和设计 被引量:1
19
作者 沈继忠 陈晓莉 《杭州大学学报(自然科学版)》 CSCD 1993年第2期174-180,共7页
本文根据电路中采用的触发器的不同敏感沿,提出采用组合时钟的异步时序电路的设计和分析方法.
关键词 异步时序电路 触发器 组合时钟
下载PDF
电位异步时序电路的冒险现象 被引量:1
20
作者 冼志妙 李廷洪 《河南职业技术师范学院学报》 2004年第4期134-135,共2页
时序逻辑电路中的竞争冒险是电路设计中必须考虑到的重要方面。本文在分析电位异步时序电路模型、电位异步时序电路的竞争冒险后,提出了电位异步时序电路冒险的分析判断方法和冒险现象的避免方案。
关键词 时序电路 异步 竞争冒险 时序逻辑电路 电路设计 电位 方案 模型 现象
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部