期刊文献+
共找到135篇文章
< 1 2 7 >
每页显示 20 50 100
Δ-ΣA/D转换技术及在地震勘探中的应用 被引量:6
1
作者 袁子龙 李婷婷 《地球物理学进展》 CSCD 2004年第2期300-303,共4页
 Δ调制型A/D转换技术是Δ-ΣA/D转换技术的基础.本文阐述了Δ调制型A/D转换器的基本原理,对信噪比和Δ-ΣA/D转换器的噪声成形作用进行了分析与推导,深入探讨了Δ-ΣA/D阶次、信噪比及采样率之间的关系,并由此得出结论:当代遥测地震...  Δ调制型A/D转换技术是Δ-ΣA/D转换技术的基础.本文阐述了Δ调制型A/D转换器的基本原理,对信噪比和Δ-ΣA/D转换器的噪声成形作用进行了分析与推导,深入探讨了Δ-ΣA/D阶次、信噪比及采样率之间的关系,并由此得出结论:当代遥测地震仪采用24位四阶Δ-ΣA/D转换器是高分辨率地震勘探精度的基本要求(瞬时动态范围或信噪比为120dB). 展开更多
关键词 A/D转换器 △调制采样率 过采样 信噪比 噪声成形
下载PDF
应用于∑-ΔADC调制器的高增益运算放大器 被引量:1
2
作者 杨小峰 雷城 《西安邮电大学学报》 2023年第5期40-49,共10页
为了提高∑-Δ调制器中运算放大器(运放)的增益,提出了一种应用于∑-Δ调制器的高增益运放设计方案。所设计的运放使用增益提升型结构,主要包含两个辅助放大器和一个主放大器,这3个放大器皆为折叠共源共栅结构。采用在辅助放大器和主放... 为了提高∑-Δ调制器中运算放大器(运放)的增益,提出了一种应用于∑-Δ调制器的高增益运放设计方案。所设计的运放使用增益提升型结构,主要包含两个辅助放大器和一个主放大器,这3个放大器皆为折叠共源共栅结构。采用在辅助放大器和主放大器的输出极点之间添加补偿电容的方法,以补偿总运放的频率特性,使其能够稳定工作。仿真结果表明,该放大器的增益为120.6 dB,相位裕度为62.3°,电源抑制比为185.9 dB,共模抑制比为179.1 dB。与其他高增益设计方法相比,所提设计方案可以有效地提升运放的增益。 展开更多
关键词 ∑-δ调制器 运算放大器 增益提升结构 补偿电容 频率特性
下载PDF
用于微机械陀螺表头信号采集的∑-Δ ADC设计与实现 被引量:2
3
作者 龙耀华 张嵘 +1 位作者 周斌 李享 《压电与声光》 CAS CSCD 北大核心 2015年第6期941-944,共4页
为实现微机械陀螺表头信号的高精度采集,采用基于过采样原理的∑-Δ模数转换器(ADC)作为模数信号转换单元是一种新的选择。为此设计了一种二阶带通连续时间的∑-ΔADC,该∑-ΔADC由二阶带通连续时间∑-Δ调制器和数字抽取滤波器组成。... 为实现微机械陀螺表头信号的高精度采集,采用基于过采样原理的∑-Δ模数转换器(ADC)作为模数信号转换单元是一种新的选择。为此设计了一种二阶带通连续时间的∑-ΔADC,该∑-ΔADC由二阶带通连续时间∑-Δ调制器和数字抽取滤波器组成。其中数字抽取滤波器通过两级抽取滤波实现,第一级是梳状滤波器(CIC),第二级是有限冲击响应(FIR)补偿滤波器。通过Matlab/Simulink建模仿真和电路实验验证了所设计的∑-ΔADC能对简化的微机械陀螺表头信号进行有效采集,仿真得到带内信噪比约为104dB;经电路实验测得带内信噪比约为87dB。 展开更多
关键词 ∑-δ调制器 数字抽取滤波器 微机械陀螺 信号采集 Matlab/Simulink建模仿真
下载PDF
基于CPCI总线的采集板研制 被引量:1
4
作者 卢涛 任文静 《石油仪器》 2008年第5期15-17,23,共3页
文章介绍将24位数据采集与通用的CPCI(Compact Peripheral Component Interconnection)总线结合设计了多通道采集板卡,采集板具有单板32通道采集,实现了高速、高精度数据采集传输。
关键词 数据采集 CPCI总线 DSP数据处理 Delta—Sigma调制器
下载PDF
∑-Δ调制器MASH模型的结构寄生研究 被引量:1
5
作者 刘祖深 《微波学报》 CSCD 北大核心 2017年第6期1-6,共6页
∑-Δ调制小数分频频率合成器利用噪声成型技术,将量化噪声的频谱搬移到频率高端,借助锁相环路的低通特性对这种高频噪声进行抑制,不但实现了锁相环输出频率的精细步进,而且解决了小数分频存在的尾数调制问题。然而,作为有限状态机,特... ∑-Δ调制小数分频频率合成器利用噪声成型技术,将量化噪声的频谱搬移到频率高端,借助锁相环路的低通特性对这种高频噪声进行抑制,不但实现了锁相环输出频率的精细步进,而且解决了小数分频存在的尾数调制问题。然而,作为有限状态机,特定输入情形下会形成特有的杂散谱,即∑-Δ调制器的结构寄生。介绍了∑-Δ调制器MASH模型的结构寄生,详细推导了1阶、2阶和3阶MASH模型的输出序列长度关系式,揭示了序列长度与输入数值和累加器初始值密切关系,获得了避免极短序列长度的有效方法,有效消除了结构寄生,为高性能∑-Δ调制小数分频频率合成器的设计提供了理论依据。分析方法也适合其它新型调制器结构寄生的分析,具有重要意义。 展开更多
关键词 小数分频 ∑-δ调制器 结构寄生 序列长度 多级噪声成型(MASH)
下载PDF
一种MASH1-1-1结构∑-Δ调制器设计及应用 被引量:1
6
作者 潘林杰 王志刚 师奕兵 《中国测试》 CAS 2010年第5期76-78,共3页
为了抑制小数分频锁相环产生的量化噪声,提高锁相环的性能,设计并实现了一种基于FPGA的MASH1-1-1结构∑-Δ调制器。根据小数分频锁相环的原理,分析了量化噪声产生的原因,详细介绍了在小数频率合成器中应用∑-Δ调制器进行噪声整形的基... 为了抑制小数分频锁相环产生的量化噪声,提高锁相环的性能,设计并实现了一种基于FPGA的MASH1-1-1结构∑-Δ调制器。根据小数分频锁相环的原理,分析了量化噪声产生的原因,详细介绍了在小数频率合成器中应用∑-Δ调制器进行噪声整形的基本原理及在FPGA中的实现方法。仿真结果表明,经过MASH1-1-1三阶∑-Δ调制器整形后的量化噪声大部分被推到频率高端,只有小部分噪声能量还留在环路带宽内,有效地提高了锁相环的性能。 展开更多
关键词 ∑-δ调制器 小数分频器 频率合成器 现场可编程门阵列 量化噪声
下载PDF
适用于高精度Δ调制器的低电压时钟发生电路 被引量:1
7
作者 陈布雨 《上海电机学院学报》 2005年第3期25-28,共4页
针对高精度的开关电容电路介绍了一种较为新颖的全数字的时钟发生电路,它是由一串单位延时可控电路延时链级联与门组成的“延时与”电路。与同样用途的时钟发生电路相比,该电路具有下列优点:抗时钟抖动、抗干扰能力强,时钟占空比可调节... 针对高精度的开关电容电路介绍了一种较为新颖的全数字的时钟发生电路,它是由一串单位延时可控电路延时链级联与门组成的“延时与”电路。与同样用途的时钟发生电路相比,该电路具有下列优点:抗时钟抖动、抗干扰能力强,时钟占空比可调节,延时沿输出时钟与原时钟的下降沿(上升沿)不交叠,能随CMOS工艺特征尺寸减小而结构复用等。 展开更多
关键词 时钟发生电路 开关电容电路 δ调制器
下载PDF
提高码流输出∑-ΔADC转换率的方法 被引量:1
8
作者 陈英华 《微电机》 2022年第12期81-84,共4页
码流输出的∑-ΔADC芯片与Sinc3滤波器,是伺服系统中电机相电流采样的常用器件与滤波器,而使用高精度输出时转换率较低的缺点,约束了其在同时要求高速与高精度场景中的应用。根据∑-ΔADC输出信号特点与Sinc3的工作原理,提出了两种提高... 码流输出的∑-ΔADC芯片与Sinc3滤波器,是伺服系统中电机相电流采样的常用器件与滤波器,而使用高精度输出时转换率较低的缺点,约束了其在同时要求高速与高精度场景中的应用。根据∑-ΔADC输出信号特点与Sinc3的工作原理,提出了两种提高滤波器转换率的方法,并基于Intel Cyclone IV FPGA实现设计。最后通过Modelsim仿真,芯片资源消耗与实验对方法进行比较与验证。仿真与实验结果表明,两种方法在工作时钟与抽取率不变的情况下能大幅提高转换率。 展开更多
关键词 ∑-δADC 重叠保留法 Sinc3 转换率
下载PDF
基于带通Σ-Δ调制技术的正弦信号发生器 被引量:1
9
作者 刘益成 《长江大学学报(自科版)(上旬)》 CAS 2006年第1期43-44,共2页
探讨了带通ΣΔ调制器技术在模拟正弦信号发生器中的应用,说明了带通ΣΔ调制器的原理和模拟正弦信号发生器的实现方案。这一应用的核心思想是通过带通ΣΔ调制器产生的高精度一位ΣΔ码,只需一位的D/A转换器就可以获得以往多位脉冲调... 探讨了带通ΣΔ调制器技术在模拟正弦信号发生器中的应用,说明了带通ΣΔ调制器的原理和模拟正弦信号发生器的实现方案。这一应用的核心思想是通过带通ΣΔ调制器产生的高精度一位ΣΔ码,只需一位的D/A转换器就可以获得以往多位脉冲调制编码D/A转换器所不能达到的高精度正弦信号。为制作高精度、低成本的内置正弦信号发生器开辟了一条新的思路,将具有广阔的应用前景。 展开更多
关键词 正弦信号发生器 ∑-△调制器 带通滤波器 过采样
下载PDF
一种20mW 12位5MHz信号带宽连续时间Σ-Δ调制器
10
作者 李怡然 陈建球 +1 位作者 许俊 任俊彦 《微电子学》 CAS CSCD 北大核心 2008年第2期250-254,共5页
在SMIC 0.18μm CMOS工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器。该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗。其中,积分器补偿可减小运放有限单位增益... 在SMIC 0.18μm CMOS工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器。该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗。其中,积分器补偿可减小运放有限单位增益带宽的影响。换句话说,在同等速度下也可以减小功耗。另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作。在采样时钟为200 MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构。Hspice仿真验证表明,调制器达到5 MHz的信号带宽和75 dB的动态范围;在1.8 V电源电压下,其总功耗为20 mW。 展开更多
关键词 ∑-δ调制器 A/D转换器 连续时间滤波器
下载PDF
一款应用于电能计量芯片中的∑-Δ调制器设计(英文)
11
作者 郎伟 林平分 +1 位作者 陆游 万培元 《半导体技术》 CAS CSCD 北大核心 2013年第3期168-172,共5页
提出了一款低功耗、大动态范围输入的sigma-delta(∑-Δ)调制器设计。调制器采用前馈结构与一比特量化器,前馈结构降低了系统对积分器内运算放大器线性度以及转换速率的需求。积分内的运算放大器采用两级运放来满足大摆幅输出和高线性... 提出了一款低功耗、大动态范围输入的sigma-delta(∑-Δ)调制器设计。调制器采用前馈结构与一比特量化器,前馈结构降低了系统对积分器内运算放大器线性度以及转换速率的需求。积分内的运算放大器采用两级运放来满足大摆幅输出和高线性度性能要求。通过蒙特卡洛仿真分析验证,该两级运放在不同工艺角下具有良好的增益线性度性能。∑-Δ调制器整体电路在0.18μm CMOS工艺下实现,面积为0.23 mm2。后仿结果显示,在采用1.8 V电源电压供电,5 kHz,1.4 V峰-峰值正弦波输入信号,14 kHz信号带宽,过采样倍数为512的条件下,该调制器可以达到87 dB信噪失真比,整体电路消耗的电流为530μA。 展开更多
关键词 SIGMA-DELTA调制器 斩波稳定电路 开关电容电路 电能计量 互补金属氧化物半导体
下载PDF
高速二阶Σ-ΔA/D调制器的设计 被引量:5
12
作者 陈旋 庄奕琪 《微电子学与计算机》 CSCD 北大核心 2003年第8期167-170,共4页
文章对二阶Σ-ΔA/D调制器的原理、系统性能及稳定性进行了分析,给出噪声传递函数和信噪比。并根据实际的器件参数和设计准则,应用CMOS开关电容和高速模拟电路技术,用0.6μm工艺实现了一个高速二阶Σ-Δ调制器。
关键词 高速二阶∑-△A/D调制器 设计 A/D转换器 CMOS数字电路 模拟信号
下载PDF
用于过采样Σ-ΔA/D转换器的Σ-Δ调制器 被引量:6
13
作者 李冬梅 高文焕 +1 位作者 张鸿远 王志华 《微电子学》 CAS CSCD 北大核心 2000年第2期72-75,82,共5页
分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ... 分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ,可以提高基带内的信噪比 ,且三阶级联结构中 1 - 1 - 1结构性能最优。Σ- Δ调制器与过采样技术相结合可构成高精度、低成本的 A/D转换器。 展开更多
关键词 过采样 ∑-△调制器 A/D转换器
下载PDF
∑-△模数转换器研究进展 被引量:4
14
作者 魏本富 袁国顺 《微电子学》 CAS CSCD 北大核心 2002年第5期366-368,373,共4页
扼要介绍了 Sigma- Delta (Σ-Δ)模数转换器 ( ADC)的工作原理 ,总结了国内外该类型模数转换器最新的研究进展 ,并讨论了目前主要的研究方向。
关键词 过采样 ∑-△调制器 模/数转换器 数/模转换器
下载PDF
基于MATLAB的ΣΔADC系统设计及仿真 被引量:5
15
作者 陈茜 王锦荣 傅兴华 《系统仿真学报》 CAS CSCD 北大核心 2008年第3期755-758,共4页
介绍了基于MATLAB/SIMULINK的ΣΔADC的行为级建模与仿真方法,通过该方法有效确定了系统结构及相关模块参数,然后在Cadence环境下对ΣΔ调制器进行了电路级验证。研究结果表明该方法是有效、可靠的,并且可以重复修改系统结构及相关参数... 介绍了基于MATLAB/SIMULINK的ΣΔADC的行为级建模与仿真方法,通过该方法有效确定了系统结构及相关模块参数,然后在Cadence环境下对ΣΔ调制器进行了电路级验证。研究结果表明该方法是有效、可靠的,并且可以重复修改系统结构及相关参数,得到不同结构及参数对系统的影响。 展开更多
关键词 ΣδADC MATLAB EA调制器 数字滤波器 系统设计 仿真
下载PDF
一种高性能、低功耗音频ΣΔ调制器 被引量:3
16
作者 马绍宇 韩雁 +1 位作者 黄小伟 杨立吾 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第10期2050-2056,共7页
设计了一个应用于18位高端音频模数转换器(ADC)的三阶低功耗ΣΔ调制器.调制器采用2-1级联结构,通过优化调制器系数来提高其动态范围,并减小调制器输出频谱中的杂波.电路设计中采用栅源自举技术实现输入信号采样开关,有效提高了采样电... 设计了一个应用于18位高端音频模数转换器(ADC)的三阶低功耗ΣΔ调制器.调制器采用2-1级联结构,通过优化调制器系数来提高其动态范围,并减小调制器输出频谱中的杂波.电路设计中采用栅源自举技术实现输入信号采样开关,有效提高了采样电路的线性度;提出一种高能效的A/AB类跨导放大器,在仅消耗0.8mA电流的情况下,达到100V/μs以上的压摆率.针对各级积分器不同的采样电容,逐级对跨导放大器进行进一步功耗优化.调制器在中芯国际0.18μm混合信号CMOS工艺中流片,芯片核心面积为1.1mm×1.0mm.测试结果表明在22.05kHz带宽内,信噪失真比和动态范围分别达到91dB和94dB.在3.3V电源电压下,调制器功耗为6.8mW,适合于高性能、低功耗音频模数转换器应用. 展开更多
关键词 Σδ调制器 栅源自举 低功耗 音频模数转换器
原文传递
高频数字抽取滤波器的设计 被引量:5
17
作者 杨芳 傅伟廷 +1 位作者 秦天凯 高清运 《电子技术应用》 北大核心 2017年第12期25-28,共4页
设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用... 设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用多相分解技术,使大部分结构工作在较低时钟频率下,极大地降低了CIC的功耗,第二级采用传统结构。CIC补偿滤波器使信号通带平坦,半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能,搭建了四阶前馈—反馈结构ΣΔ调制器,作为数字抽取滤波器的输入,最终在输入信号频率为0.5 MHz时,数字抽取滤波器输出的信噪比为97.40 dB。 展开更多
关键词 Σδ调制器 数字抽取滤波器 CIC滤波器
下载PDF
Σ-ΔADC调制器中的模拟电路设计 被引量:1
18
作者 杨宏 盛世敏 《北京大学学报(自然科学版)》 CAS CSCD 北大核心 2003年第5期709-715,共7页
在简要介绍Σ ΔADC基本原理的基础上 ,分析了Σ Δ调制器的噪声特性 ,并对调制器自上而下的设计方法做了介绍。结合实际的性能要求 ,重点对模拟电路部分设计中的关键以及设计方法进行了详细分析 ,并给出了有关的电路结构和仿真结果。
关键词 ∑-A调制器 过采样 信噪比(SNR) 自上而下的设计
下载PDF
一种级间运放共享的MASH结构Σ-Δ调制器
19
作者 彭蠡霄 汪东 +2 位作者 李振涛 邓欢 龙睿 《微电子学》 CAS 北大核心 2024年第1期38-44,共7页
基于55 nm CMOS工艺,设计了一种级间运放共享的级联噪声整形(MASH)结构Σ-Δ调制器。采用2-2 MASH结构对调制器参数进行了设计。对经典结构的开关电容积分器进行了改进,并应用到调制器电路的设计中,实现了两级调制器之间的运放共享,在... 基于55 nm CMOS工艺,设计了一种级间运放共享的级联噪声整形(MASH)结构Σ-Δ调制器。采用2-2 MASH结构对调制器参数进行了设计。对经典结构的开关电容积分器进行了改进,并应用到调制器电路的设计中,实现了两级调制器之间的运放共享,在达到高精度的同时减少了运放的数量,显著降低了MASH结构调制器的功耗。仿真结果表明,在3.3 V电源电压下,调制器信噪失真比为111.7 dB,无杂散动态范围为113.6 dB,整体功耗为16.84 mW。 展开更多
关键词 Σ-δ调制器 级间运放共享 级联噪声整形 低功耗
下载PDF
用于MEMS传感器的三阶Σ-Δ调制器设计 被引量:4
20
作者 苏小波 柴旭朝 +2 位作者 戴欢 顾晓峰 于宗光 《微电子学》 CAS CSCD 北大核心 2010年第5期701-704,共4页
提出一种基于CIFB结构的新型三阶2-1级联Σ-Δ调制器,设计了各级参数和数字校正电路,分析了积分器运算放大器的压摆率对信号带宽的影响;利用Matlab Simulink,对该调制器进行行为级仿真。在过采样率为128、输入信号带宽为50 kHz时,可达到... 提出一种基于CIFB结构的新型三阶2-1级联Σ-Δ调制器,设计了各级参数和数字校正电路,分析了积分器运算放大器的压摆率对信号带宽的影响;利用Matlab Simulink,对该调制器进行行为级仿真。在过采样率为128、输入信号带宽为50 kHz时,可达到93.8 dB的信噪比和15.30位的精度。该结构具有输入信号低失真的优点,可用于MEMS传感器的数据处理电路。 展开更多
关键词 MEMS传感器 Σ-δ调制器 CIFB
下载PDF
上一页 1 2 7 下一页 到第
使用帮助 返回顶部