摘要
在Booth算法的基础上 ,结合MIPS 4KC微处理器中的流水线结构和乘法器的工作过程 ,提出了一种改进的Booth乘法器的设计方法 ,并采用全制定方法实现 ,用这种方法实现的乘法器单元具有面积小、单元电路可重复性好、版图设计工作量小、功耗低等特点。
Multiplier is the critical block of processor. This paper gives a new multiplier in MIPS 4KC pipeline CPU based on Booth arithmetic, which is suitable for the full-custom design and could reduce the area, make the circuit and layout design easier and simpler, and also reduce the power consumption.
出处
《电子工程师》
2004年第3期7-9,共3页
Electronic Engineer
基金
国家"8 63"计划重点项目"3 2位高性能嵌入式CPU开发"课题 (No .2 0 0 2AA1Z 0 3 0 )
关键词
MIPS
微处理器
乘法器
BOOTH算法
流水线
multiplier, Booth arithmetic, full-custom, pipeline, layout design, low power
