期刊文献+

基于ISP器件的可编程倍频鉴相逻辑电路的设计 被引量:3

RESEARCH ON THE DESIGN OF PROGRAMMABILITY FREQUENCY MULTIPLIER AND PHASE DETECTOR ON ISP DEVICES
下载PDF
导出
摘要 用一片ispLSI10 32设计了一种任意倍频系数的可编程倍频鉴相逻辑电路 .该倍频鉴相电路抗干扰能力强 ,稳定可靠 ,特别适应于实现高精度位置和速度反馈的数控系统 . It is introduced how to design programmability frequency multiplier and phase detector of variety frequency multiplication constant with one device of ispLSI1032. This circuit is characterized with high interference-resistant, stability and reliability, which is applicable in digital control system with high precision position and speed feedback.
作者 徐兴磊
出处 《曲阜师范大学学报(自然科学版)》 CAS 2003年第2期68-70,共3页 Journal of Qufu Normal University(Natural Science)
关键词 可编程倍频鉴相逻辑电路 电路设计 ISP器件 倍频系数 抗干扰能力 倍频电路 鉴相电路 ISP devices frequency multiplication constant frequency multiplier and phase detector feedback
  • 相关文献

参考文献4

  • 1黄正瑾编著..在系统编程技术及其应用 第2版[M].南京:东南大学出版社,1999:233.
  • 2陈光梦编著..可编程逻辑器件的原理与应用[M].上海:复旦大学出版社,1998:95.
  • 3齐怀印,卢锦编著..高级逻辑器件与设计[M].北京:电子工业出版社,1996:360.
  • 4刘必虎,沈建国编著..数字逻辑电路[M].北京:科学出版社,1999:414.

同被引文献24

引证文献3

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部