摘要
可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。
Design-for-Testability(DFT)is critical in chip design.DFT techniques insert hardware logic to an original de-sign,in order to improve testability of the chip,and thus reduce test cost significantly.The paper introduces DFT tech-niques used in the design of a general-purposed CPU chip,including techniques of scan design,memory build-in-self-test,and IEEE Std.1149.1(JTAG)-compatible boundary scan design.These techniques offer convenient and reliable test schemes for the general-purposed CPU chip.
出处
《计算机工程与应用》
CSCD
北大核心
2002年第16期191-194,共4页
Computer Engineering and Applications
基金
国家自然科学基金项目资助(编号:69976002)
国家863重点项目资助(编号:2001AA111100)
中科院知识创新重大项目资助
计算所领域前沿青年基金项目资助(编号:20016280-18)
计算所知识创新科研课题资助(编号:20026130)
