期刊文献+

FPGA中低噪声CCD时序驱动电路设计 被引量:1

Design of CCD timing drive circuit with low noise based on FPGA
下载PDF
导出
摘要 在分析Toshiba公司TCD1209D型CCD工作原理的基础上,分析了驱动时序的关系,详细介绍了驱动电路的设计和实现方法。用Verilog语言设计了TCD1209D的驱动时序控制电路;选用CycloneIV系列FPGA器件,使用QuartusII软件对设计电路进行了功能仿真,实现了TCD1209D的高速时序驱动;在CycloneIV芯片平台上测试了TCD1209D的实际输出信号。实验结果显示,CCD信号噪声较小,验证了所设计驱动电路的可行性,确定了相关双采样的时刻和位置,为小型CCD测量系统的设计提供了有益参考。 Based on TCD1209D CCD produced by Toshiba, this paper construed the drive signals timing relationgship, and ex- plained the drive circuit design methord. It designed the TCD1209D drive timing logic circuit by using the Verilog language, and choieed the CyclonelV series FPGA device and employed the QuartuslI software platform to simulate and verify the CCD drive mod- ule's function, so that it have realised high speed drive for TCD1209D. It tested the output signal of TCD1209D on the CyclonelV hardware platform at last. Results show that the CCD output signal noise is low, and it makes sure the CDS sample position and time point. It's a reference for the design of the CCD measurement system drive circuit.
出处 《微型机与应用》 2013年第16期23-25,29,共4页 Microcomputer & Its Applications
基金 重庆市科技攻关计划项目(CSTC2012gg-yyjs90009) 重庆市应用开发计划项目(CSTC2013yykfA0223) 重庆市巴南科技计划专项(2012Q125)
关键词 FPGA 线阵CCD 时序驱动 状态机 FPGA linear CCD timing drive machine state
  • 相关文献

参考文献7

二级参考文献41

共引文献89

同被引文献9

引证文献1

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部