摘要
文章首先分析了3DES算法的基本工作流程;然后在资源优先和速度优先两种实现方案的基础上,提出了一种面积和速度折衷的3DES算法实现方案;最后使用Altera公司的FPGA器件设计了该方案下的IP核,并描述了该方案下IP核主要模块的设计方法,分析比较了实验结果。
This paper introduces algorithm of 3DES briefly,then puts forward an implementation plan compromising area and speed after proposing area and speed shall respectively be priorities. Finally,it gives the implementation result based on the FPGA of the family of CYCLONE of Altera corporation and analyzed the performance parameters of the implementation result.
出处
《电子技术（上海）》
2008年第3期58-61,共4页
Electronic Technology
