期刊文献+

一种嵌入式处理器IP的硬核建模技术及实现 被引量:1

Implementation of the IP hard macro modeling technique in an embedded processor core
下载PDF
导出
摘要 本文介绍了嵌入式处理器IP硬核的整套建模技术,并成功应用于一款32位高性能嵌入式处理器。生成的模型能准确描述IP硬核特性,符合业界工具标准输入格式并更易于使用,而且模型以加密或接口模型的方式很好地保护了IP核的知识产权。已有两款使用该处理器IP的SoC系统芯片基于这些模型流片成功,验证了模型的正确性和适用性。 The techniques to generate all the necessary models for embedded processor hard IP is presented. The techniques are applied on an 32-bit high-performance embedded processor. The generated models describe the characteristics of hard IP accurately, conform to IEEE standard, facilitate the users as well as protect the intellectual property effectively. There have been two SoC chips which integrate this processor IP successfully taped-out based on these models. The correctness and feasibility of the techniques are fully proved.
出处 《电路与系统学报》 CSCD 北大核心 2009年第3期77-81,共5页 Journal of Circuits and Systems
基金 国家863计划资助项目(2004AA1Z1020)
关键词 系统芯片 IP硬核 建模技术 SoC hard IP modeling technique
  • 相关文献

参考文献5

  • 1Keating M,Bricand P.Reuse methodology Manual[M].Third Edition,USA,2002. 被引量:1
  • 2Bocchi M,Brunelli C,De Bartolomeis C.A System Level IP Integration Methodology For Fast SoC Design[A].Proceedings of International Symposium on System-on-Chip[C].2003.127-130. 被引量:1
  • 3Han Q,Zheng J,Jia W.IP Reusable Design Methodology[A].ASIC Proceedings of the 4th International Conference[C].2001.256-259. 被引量:1
  • 4Dagn a J,Mize L,Sripada S.Automated Timing Model Generation[A].IEEE DAC 2002[C].New Orleans,Louisiana,USA,2002.146-151. 被引量:1
  • 5IEEE P1500.IEEE Standard for Embedded Core Test[EB/OL].http://grouper.ieee.org/groups/1500/. 被引量:1

同被引文献9

引证文献1

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部