摘要
本文介绍了一种可集成于设计任务中的嵌入式简易逻辑分析仪的设计。该逻辑分析仪以黑匣子的形式实现,通过PC机显示,它既可以和设计任务集成在一起,作为设计的一部分,对被测信号的时序逻辑进行分析和测试,也可以单独作为简易逻辑分析仪使用。设计主要采用SOPC技术,将各功能模块以IP核的形式实现。本文主要介绍了逻辑分析仪的基本原理,实现系统和简易逻辑分析仪的调试界面设计。
The paper introduces a design of Simple Logic Analyzer that can be done in other design. The analyzer shows us in the form of haddock, and displays through PC. It can not only integrate with other tasks as part of design, but can also be used as Logic Analyzer. Its function is realized by IP cores on SOPC. The paper is mainly about the theory, realization and interface of Simple Logic Analyzer.
出处
《微计算机信息》
北大核心
2008年第28期214-216,共3页
Control & Automation
基金
863计划(海洋监测技术成果标准工程)(200510)
