摘要
本文分析了SHA-256算法的基本工作流程,对算法硬件实现的关键路径进行了优化设计,讨论了几个关键模块的设计方案。最后给出了基于Altera公司的CYCLONE系列FPGA的实现结果。
This article analyses the SHA-256 algorithm, then optimizes the design of the key path of the hardware implementation, and discusses the design schemes of several key modules. Finally, it gives the implementation result based on the FPGA of the family of CYCLONE of Ahera corporation.
出处
《微计算机信息》
北大核心
2006年第04Z期146-148,共3页
Control & Automation
基金
公安部金盾工程资助项目(项目代码J1GAB23W013)
