嵌入式存储器MBIST设计中内建自诊断功能研究 被引量：3

1

作者 王晓琴 黑勇 +1 位作者 吴斌 乔树山 《电子器件》 EI CAS 2005年第4期893-896,共4页

针对大规模嵌入式存储器可测性设计技术——存储器内建自测试(MBIST)中的故障诊断问题,介绍了MBIST设计的扩展功能——存储器内建自诊断(MBISD)。在引入存储器内建自测试的基础上,详细分析了存储器内建自诊断模块根据输出故障信息自动... 针对大规模嵌入式存储器可测性设计技术——存储器内建自测试(MBIST)中的故障诊断问题,介绍了MBIST设计的扩展功能——存储器内建自诊断(MBISD)。在引入存储器内建自测试的基础上,详细分析了存储器内建自诊断模块根据输出故障信息自动分析器件失效原因、并对失效单元进行故障定位和识别的基本原理及其中的关键算法,并用一块SRAM的MBIST设计(采用Mentor公司的MBISTArchitect完成)中的MBISD具体实例进行了仿真验证。存储器内建自诊断的应用,大大提高了存储器的成品率。 展开更多

关键词 嵌入式存储器 存储器内建自测试 存储器内建自诊断

下载PDF 职称材料

面向OFDM接收机的一种自适应自动增益控制策略 被引量：4

2

作者 王晓琴 黑勇 周璇 《电子学报》 EI CAS CSCD 北大核心 2008年第8期1642-1645,共4页

针对大动态范围、高峰均比的OFDM信号,提出了一种新的自适应自动增益控制(AGC)策略.本策略采用具有混合增益补偿系数的平均绝对误差自动增益控制结构,并增加了可编程的绝对能量误差参考门限,实现了灵活的多步长增益补偿机制.同时,考虑... 针对大动态范围、高峰均比的OFDM信号,提出了一种新的自适应自动增益控制(AGC)策略.本策略采用具有混合增益补偿系数的平均绝对误差自动增益控制结构,并增加了可编程的绝对能量误差参考门限,实现了灵活的多步长增益补偿机制.同时,考虑到低功耗设计的要求,AGC电路可以给出增益调整成功标志信号.此外,该算法具有良好的可扩展性. 展开更多

关键词 自适应自动增益控制 OFDM接收机 混合增益补偿系数 绝对能量误差参考门限

下载PDF 职称材料

软件无线电硬件体系结构研究 被引量：3

3

作者 王晓琴 黑勇 《科学技术与工程》 2006年第13期1820-1824,共5页

软件无线电具有开放性、标准化、模块化和高度可编程的特点,被认为是继模拟通信技术、数字通信技术之后的第三代无线通信技术。在了解传统无线电体系结构的基础上,首先简单介绍了软件无线电体系结构的演化过程:数字无线电、软件定义无... 软件无线电具有开放性、标准化、模块化和高度可编程的特点,被认为是继模拟通信技术、数字通信技术之后的第三代无线通信技术。在了解传统无线电体系结构的基础上,首先简单介绍了软件无线电体系结构的演化过程:数字无线电、软件定义无线电、理想软件无线电以及虚拟无线电。然后,详细总结了目前软件无线电硬件体系结构的两种常用实现———流水线式、总线式结构的特点。最后,引入目前研究的新方向———交换式及基于工作站簇的结构。 展开更多

关键词 软件无线电 硬件体系结构 流水线式结构 总线式结构 交换式结构 基于工作站簇的结构

下载PDF 职称材料

基于PCIE2.0的物理层弹性缓冲器设计 被引量：3

4

作者 郑乾 晏敏 +2 位作者 赵建中 李优 张锋 《计算机工程》 CAS CSCD 2014年第10期71-75,共5页

弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10... 弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10的弹性缓冲器。该弹性缓冲器应用于PCIE2.0的物理层设计中,并采用SMIC 55nm CMOS工艺实现。芯片测试结果表明,该弹性缓冲器满足PCIE2.0协议的要求,可正常工作于500MHz的时钟频率下,实现恢复时钟与本地时钟的频率和相位补偿,保证了接收器正常接收数据。 展开更多

关键词 弹性缓冲器 频率补偿 SKP指令集 半满方式 异步FIFO

下载PDF 职称材料

助听器多通道宽动态范围压缩的低功耗硬件实现 被引量：3

5

作者 于增辉 黑勇 +3 位作者 薛金勇 于伽 陈黎明 周玉梅 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2012年第1期106-111,共6页

多通道宽动态范围压缩(WDRC)是数字助听器听力补偿的常用算法,其增益计算涉及较多非线性运算(对数、指数),硬件实现功耗较大.为解决该问题,根据增益计算中声压级(SPL)检测的特点,提出一种基于查表法的多通道WDRC低功耗硬件实现方法,将... 多通道宽动态范围压缩(WDRC)是数字助听器听力补偿的常用算法,其增益计算涉及较多非线性运算(对数、指数),硬件实现功耗较大.为解决该问题,根据增益计算中声压级(SPL)检测的特点,提出一种基于查表法的多通道WDRC低功耗硬件实现方法,将信号的平均能量直接映射为线性刻度的增益,完全避免了非线性运算.并且,该方法采用合适的表格区间划分达到较小的误差;对查表结果进行递归平滑,抑制增益波动的同时,可灵活调整启动时间和释放时间.仿真表明,该方法得到的增益与直接计算的结果比较吻合,且波动较小.此外,因无需对I/O曲线作分段线性的约束,使该方法具有较大的配置灵活性.在SMIC的0.13μm工艺条件下,基于该方法完成了32通道WDRC的VLSI设计并流片.实测结果表明,该设计的功耗仅为19.2μW. 展开更多

关键词 数字助听器 多通道 宽动态范围压缩 低功耗 硬件实现 VLSI

下载PDF 职称材料

用于带数字校正12位40 MS/s流水线ADC的MDAC电路及数模接口 被引量：3

6

作者 卫宝跃 周玉梅 +1 位作者 胡晓宇 戴澜 《微电子学》 CAS CSCD 北大核心 2008年第5期614-617,共4页

设计了一个用于40 MHz采样率,12位精度流水线A/D转换器第一级的MDAC电路。该电路采用高增益带宽积的增益自举放大器,在3.5pF负载电容下,可以在8ns内稳定在最终值的0.01%;设计了低失调、低回踢噪声比较器。蒙特卡罗分析表明,失调电压小于... 设计了一个用于40 MHz采样率,12位精度流水线A/D转换器第一级的MDAC电路。该电路采用高增益带宽积的增益自举放大器,在3.5pF负载电容下,可以在8ns内稳定在最终值的0.01%;设计了低失调、低回踢噪声比较器。蒙特卡罗分析表明,失调电压小于7mV。电路采用SMIC0.35μm/3.3V CMOS工艺,用于一个带数字校正的流水线A/D转换器。在MDAC中加入一个D/A接口电路,可以在不引入过多模拟电路的前提下,配合数字校正部分完成其校正功能。 展开更多

关键词 MDAC电路 A/D转换器 数模接口 增益自举放大器 数字校正

下载PDF 职称材料

多通道数字助听器算法及低功耗VLSI设计 被引量：3

7

作者 于增辉 黑勇 +2 位作者 陈黎明 徐欣锋 吴兆胜 《微电子学与计算机》 CSCD 北大核心 2012年第4期14-18,共5页

改进了多通道数字助听器中的听力补偿和噪声消除算法,并进行了低功耗VLSI设计.听力补偿方面,提出一种改进的多通道宽动态范围压缩(WDRC)算法;该方法降低了存储和计算开销,并抑制了对残余背景噪音的过度放大.噪声消除方面,利用语音谱和... 改进了多通道数字助听器中的听力补偿和噪声消除算法,并进行了低功耗VLSI设计.听力补偿方面,提出一种改进的多通道宽动态范围压缩(WDRC)算法;该方法降低了存储和计算开销,并抑制了对残余背景噪音的过度放大.噪声消除方面,利用语音谱和噪声谱的帧间相关性,改进了传统的多子带谱相减算法,使之在硬件实现时便于并行运算,同时不影响消噪性能.最后,综合采用多种低功耗设计方法,在SMIC的130nm工艺条件下,完成了基于上述算法的多通道数字助听器VLSI设计.后仿结果表明,该设计总功耗仅为228μW. 展开更多

关键词 数字助听器 多通道 听力补偿 噪声消除 低功耗 VLSI

下载PDF 职称材料

IEEE 802.11n LDPC译码的设计与实现 被引量：1

8

作者 朱勇旭 吴斌 +1 位作者 张振东 周玉梅 《微电子学与计算机》 CSCD 北大核心 2011年第2期1-5,共5页

提出了一种针对IEEE 802.11n准循环非规则LDPC译码器VLSI的设计方法.设计使用了交互信息存储器最小化设计策略,交互信息存储器与基矩阵有值点一一对应原则,最大程度减少了存储器的开销.校验节点处理采用了一种层次化偏置的最小项算法来... 提出了一种针对IEEE 802.11n准循环非规则LDPC译码器VLSI的设计方法.设计使用了交互信息存储器最小化设计策略,交互信息存储器与基矩阵有值点一一对应原则,最大程度减少了存储器的开销.校验节点处理采用了一种层次化偏置的最小项算法来降低复杂度,并选出合适的偏置量来提高译码器性能.采用SMIC 0.13μmCMOS工艺设计并实现了该译码器,在时钟频率为133.3MHz时,最大数据吞吐率为100Mb/s,功耗为73mW. 展开更多

关键词 LDPC译码器 WLAN IEEE 802.11n ASIC

下载PDF 职称材料

基于Xtensa的ASIP开发流程研究 被引量：1

9

作者 徐欣锋 《电子产品世界》 2009年第6期30-33,共4页

介绍了ASIP处理器的功能特性、结构特点和开发流程以及Tensilica Xtensa可配置、可扩展处理器及其开发工具集。详细阐述了利用Xplorer、XPRES、XEnergy等工具开发面向低功耗图像压缩应用的ASIP的实际流程,通过实例展示了Xtensa工具集在... 介绍了ASIP处理器的功能特性、结构特点和开发流程以及Tensilica Xtensa可配置、可扩展处理器及其开发工具集。详细阐述了利用Xplorer、XPRES、XEnergy等工具开发面向低功耗图像压缩应用的ASIP的实际流程,通过实例展示了Xtensa工具集在算法仿真分析、体系结构、指令集和软硬件自动生成方面的强大优势。 展开更多

关键词 ASIP XTENSA 体系结构 自定义指令 编译器

下载PDF 职称材料

基于LEON3处理器和Speed协处理器的复杂SoC设计实现

10

作者 徐欣锋 《电子产品世界》 2009年第5期31-34,共4页

介绍了LEON3处理器和Speed协处理器的基本情况,提出了替代FPGA控制方式的LEON3可编程方案,方便了用户使用Speed;开发了AHB总线接口、DMA控制器,并详细叙述了软硬件联合开发的互动过程;软硬件仿真结果证明了此方案的正确性、可行性和实... 介绍了LEON3处理器和Speed协处理器的基本情况,提出了替代FPGA控制方式的LEON3可编程方案,方便了用户使用Speed;开发了AHB总线接口、DMA控制器,并详细叙述了软硬件联合开发的互动过程;软硬件仿真结果证明了此方案的正确性、可行性和实用性。 展开更多

关键词 LEON3 协处理器 SOC AHB DMA

下载PDF 职称材料

面向802.11ac的安全加速引擎Gbps VLSI架构设计与实现 被引量：1

11

作者 潘志鹏 吴斌 +1 位作者 尉志伟 叶甜春 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2015年第7期943-948,共6页

针对IEEE 802.11i协议中多种安全协议实现进行研究,结合以IEEE 802.11ac协议为代表的下一代无线局域网(WLAN)系统对高吞吐率的需求,提出了一种支持WEP/TKIP/CCMP协议的多模、高速安全加速引擎的大规模集成电路(VLSI)架构。提出了基于哈... 针对IEEE 802.11i协议中多种安全协议实现进行研究,结合以IEEE 802.11ac协议为代表的下一代无线局域网(WLAN)系统对高吞吐率的需求,提出了一种支持WEP/TKIP/CCMP协议的多模、高速安全加速引擎的大规模集成电路(VLSI)架构。提出了基于哈希算法的密钥信息查找算法,缩小了查找时钟延迟。基于复合域的运算方式实现高级加密标准(AES)算法,提出双AES运算核的并行架构实现计数器与密码分组链接(CCM)模式,提升运算吞吐率的同时也降低了引擎的响应延迟。经过FPGA实现和ASIC流片验证表明,该安全加速引擎具备可重构性,处理延迟仅为33个时钟周期,在322 MHz工作频率下运算吞吐率可达3.747 Gbit/s。 展开更多

关键词 安全加速引擎 多模式 密钥查找 哈希算法 AES算法 响应延迟 吞吐率

下载PDF 职称材料

0.0013mm^2自动频率校正算法电路的设计及应用

12

作者 汪波 胡锦 +1 位作者 张锋 赵建中 《计算机工程与应用》 CSCD 北大核心 2016年第17期247-252,共6页

在高速串行接口PCIE2.0的设计中,为了保证数据传输的正确性,数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的锁定时间,提高时钟稳定性,在传统的顺序搜索自动频率校正算法电路的基础上,提出了一种新的二进制搜索算... 在高速串行接口PCIE2.0的设计中,为了保证数据传输的正确性,数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的锁定时间,提高时钟稳定性,在传统的顺序搜索自动频率校正算法电路的基础上,提出了一种新的二进制搜索算法校正电路,并且应用于5 GHz的锁相环中,最大校正时间为22.5μs。锁相环在SMIC 55 nm CMOS工艺下流片,SS工艺角下,AFC电路的面积为0.001 3 mm2。经测试,锁相环能够快速锁定,性能良好。 展开更多

关键词 锁相环(PLL) 自动频率校正(AFC) 顺序搜索 二进制搜索 锁定时间

下载PDF 职称材料

WLAN时变信道下链路性能改进

13

作者 朱勇旭 吴斌 +1 位作者 张振东 周玉梅 《电子技术应用》 北大核心 2010年第9期119-122,126,共5页

在IEEE802.11n的MIMO信道模型基础上研究了时变信道下链路性能,提出了一种基于SNR动态调整调制编码方案(MCS)链路自适应方法。多普勒频移下利用基于长训练序列估计SNR动态调整MCS的方法来提高链路性能。仿真表明,该方法根据信道状况动... 在IEEE802.11n的MIMO信道模型基础上研究了时变信道下链路性能,提出了一种基于SNR动态调整调制编码方案(MCS)链路自适应方法。多普勒频移下利用基于长训练序列估计SNR动态调整MCS的方法来提高链路性能。仿真表明,该方法根据信道状况动态调整MCS,在数据吞吐率上有很大的提高。 展开更多

关键词 MIMO信道 链路自适应 WLAN

下载PDF 职称材料

用于FIR滤波器设计的共同子表达式消除新方法

14

作者 张振东 吴斌 周玉梅 《电子科技大学学报》 EI CAS CSCD 北大核心 2013年第1期48-52,共5页

提出基于等权重准则的共同子表达式消除(CSE)方法减少有限冲击响应(FIR)滤波器的硅面积与功耗开销。该方法通过在等权重的系数位中选择子表达式,然后消除不等权重的共同子表达式,减少加法器数量的同时确保了加法器的平均位宽较小。另外... 提出基于等权重准则的共同子表达式消除(CSE)方法减少有限冲击响应(FIR)滤波器的硅面积与功耗开销。该方法通过在等权重的系数位中选择子表达式,然后消除不等权重的共同子表达式,减少加法器数量的同时确保了加法器的平均位宽较小。另外,该方法基于折叠直接型结构,相对于采用转置型结构的传统方法减少约50%的寄存器开销。针对如何寻找最优的共同子表达式,介绍了一种低复杂度的矩阵搜索过程。实验结果表明,该方法相较于已有的H-CSE方法平均减少46%的电路面积以及69%的功耗;相较于V-CSE方法平均减少45%的电路面积以及68%的功耗。 展开更多

关键词 加法器 共同子表达式消除 FIR滤波器 折叠直接型结构 等权重准则

下载PDF 职称材料