期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
主被动解锁相结合的飞行器锁紧装置设计
1
作者
李微微
张保刚
+2 位作者
许斌
俞刘建
夏津
《机械设计与制造工程》
2023年第8期73-76,共4页
为了满足大承载、快解锁的飞行器锁紧分离需求,提出了一种基于主被动解锁相结合的飞行器锁紧装置,采用爆炸螺栓主动解锁和二级锁紧销被动解锁的两级锁紧解锁方式,实现飞行器在多任务下可靠固定和解锁分离。该装置具有承载能力大、解锁...
为了满足大承载、快解锁的飞行器锁紧分离需求,提出了一种基于主被动解锁相结合的飞行器锁紧装置,采用爆炸螺栓主动解锁和二级锁紧销被动解锁的两级锁紧解锁方式,实现飞行器在多任务下可靠固定和解锁分离。该装置具有承载能力大、解锁响应快、结构简单轻便等优势。经过产品设计和仿真试验,结果表明:一级锁紧模块承载能力大于78 kN,二级锁紧模块承载能力大于1 kN,一级锁紧模块主动解锁时间小于3 ms,解锁完成后,无多余物产生。
展开更多
关键词
锁紧装置
两级锁紧
主被动解锁
四连杆机构
下载PDF
职称材料
适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器
被引量:
2
2
作者
辛可为
吕方旭
+1 位作者
王建业
王和明
《空军工程大学学报(自然科学版)》
CSCD
北大核心
2019年第5期64-69,共6页
为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器...
为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号(3.125 GHz)传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟(12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。
展开更多
关键词
两级锁相环
采样鉴相器
环形振荡器
多通道高速串行接口
下载PDF
职称材料
题名
主被动解锁相结合的飞行器锁紧装置设计
1
作者
李微微
张保刚
许斌
俞刘建
夏津
机构
上海机电工程研究所
出处
《机械设计与制造工程》
2023年第8期73-76,共4页
文摘
为了满足大承载、快解锁的飞行器锁紧分离需求,提出了一种基于主被动解锁相结合的飞行器锁紧装置,采用爆炸螺栓主动解锁和二级锁紧销被动解锁的两级锁紧解锁方式,实现飞行器在多任务下可靠固定和解锁分离。该装置具有承载能力大、解锁响应快、结构简单轻便等优势。经过产品设计和仿真试验,结果表明:一级锁紧模块承载能力大于78 kN,二级锁紧模块承载能力大于1 kN,一级锁紧模块主动解锁时间小于3 ms,解锁完成后,无多余物产生。
关键词
锁紧装置
两级锁紧
主被动解锁
四连杆机构
Keywords
locking
device
two
-
stage
locking
active
and
passive
un
locking
four
link
mechanism
分类号
V474 [航空宇航科学与技术—飞行器设计]
下载PDF
职称材料
题名
适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器
被引量:
2
2
作者
辛可为
吕方旭
王建业
王和明
机构
空军工程大学防空反导学院
出处
《空军工程大学学报(自然科学版)》
CSCD
北大核心
2019年第5期64-69,共6页
文摘
为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号(3.125 GHz)传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟(12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。
关键词
两级锁相环
采样鉴相器
环形振荡器
多通道高速串行接口
Keywords
two
-
stage
phase-
lock
ed
loop
sampling
phase
detector
ring
oscillator
multi-channel
high-speed
serial
interface
分类号
TN453 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
主被动解锁相结合的飞行器锁紧装置设计
李微微
张保刚
许斌
俞刘建
夏津
《机械设计与制造工程》
2023
0
下载PDF
职称材料
2
适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器
辛可为
吕方旭
王建业
王和明
《空军工程大学学报(自然科学版)》
CSCD
北大核心
2019
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部