期刊文献+
共找到51篇文章
< 1 2 3 >
每页显示 20 50 100
一种硅基新结构TG VDC SOI LIGBT
1
作者 张海鹏 何健 +3 位作者 白建玲 张强 王颖 王彬 《电子科技》 2018年第11期11-14,共4页
针对传统的槽栅SOI LIGBT无法满足日益发展的智能功率集成电路对耐压性能和大电流处理能力需求的问题,文中提出了一种槽栅纵向双单元SOI LIGBT新结构。该结构在传统槽栅SOI LIGBT的漂移区引入了一个第二埋氧层,将器件隔离成上下两个并联... 针对传统的槽栅SOI LIGBT无法满足日益发展的智能功率集成电路对耐压性能和大电流处理能力需求的问题,文中提出了一种槽栅纵向双单元SOI LIGBT新结构。该结构在传统槽栅SOI LIGBT的漂移区引入了一个第二埋氧层,将器件隔离成上下两个并联的LIGBT单元,利用第二埋氧层的隔离增强器件的电流处理能力,并采用RESURF技术改善器件的正向阻断特性。Silvaco TCAD仿真结果表明,与常规TG SOI LIGBT相比,基于这种结构的通态电流提高了1. 2倍,击穿电压提高了1倍。 展开更多
关键词 槽栅 双单元 智能功率集成电路 通态电流 击穿电压
下载PDF
沟槽栅场终止型IGBT瞬态数学模型 被引量:7
2
作者 汪波 罗毅飞 +1 位作者 刘宾礼 普靖 《电工技术学报》 EI CSCD 北大核心 2017年第12期50-57,共8页
沟槽栅场终止型代表了绝缘栅双极型晶体管(IGBT)的最新结构。由于沟槽栅结构与平面栅结构在基区载流子输运、栅极结电容计算等方面存在较大的不同,沿用平面栅结构的建模方法不可避免会存在较大的偏差。基于对沟槽栅场终止型IGBT结构特... 沟槽栅场终止型代表了绝缘栅双极型晶体管(IGBT)的最新结构。由于沟槽栅结构与平面栅结构在基区载流子输运、栅极结电容计算等方面存在较大的不同,沿用平面栅结构的建模方法不可避免会存在较大的偏差。基于对沟槽栅场终止型IGBT结构特点及模型坐标系的分析,考虑载流子二维效应将基区分成PNP和PIN两部分,根据PIN部分的沟槽栅能否被PNP部分的耗尽层覆盖分析了栅极结电容计算方法,提出一种沟槽栅场终止型IGBT瞬态数学模型,并进行仿真与实验验证。 展开更多
关键词 绝缘栅双极型晶体管 沟槽栅 瞬态数学模型 栅极结电容
下载PDF
An oxide filled extended trench gate super junction MOSFET structure 被引量:6
3
作者 王彩琳 孙军 《Chinese Physics B》 SCIE EI CAS CSCD 2009年第3期1231-1236,共6页
This paper proposes an oxide filled extended trench gate super junction (SJ) MOSFET structure to meet the need of higher frequency power switches application. Compared with the conventional trench gate SJ MOSFET, ne... This paper proposes an oxide filled extended trench gate super junction (SJ) MOSFET structure to meet the need of higher frequency power switches application. Compared with the conventional trench gate SJ MOSFET, new structure has the smaller input and output capacitances, and the remarkable improvements in the breakdown voltage, on-resistance and switching speed. Furthermore, the SJ in the new structure can be realized by the existing trench etching and shallow angle implantation, which offers more freedom to SJ MOSFET device design and fabrication. 展开更多
关键词 power MOSFET super junction trench gate shallow angle implantation
下载PDF
IGBT向大容量演变的若干问题 被引量:4
4
作者 王正元 《电力电子》 2004年第5期75-79,共5页
介绍了迄今为止演变出的五代IGBT产品的特点,指出IGBT今后的发展趋势和需要进一步解决的问题。
关键词 IGBT 平面栅穿通型 精密平面栅穿通型 沟槽栅 非穿通型 电场截止型 逆导型 注入增强型 高频型 双向型
下载PDF
一种650 V微沟槽IGBT设计与优化
5
作者 陈冠谋 冯全源 陈晓培 《微电子学》 CAS 北大核心 2024年第4期659-664,共6页
介绍了关于IGBT的注入增强原理,以及使用Sentaurus TCAD软件对不同Mesa宽度以及不同沟槽栅长度的器件进行了仿真优化。根据仿真结果以及第三代FS Trench设计平台,设计了一款650 V MPT-IGBT(Micro-Pattern Trench IGBT)。根据流片样品的... 介绍了关于IGBT的注入增强原理,以及使用Sentaurus TCAD软件对不同Mesa宽度以及不同沟槽栅长度的器件进行了仿真优化。根据仿真结果以及第三代FS Trench设计平台,设计了一款650 V MPT-IGBT(Micro-Pattern Trench IGBT)。根据流片样品的测试结果表明,相比于传统的元胞节距(pitch)为4.5μm IGBT,本文的器件可以在降低39%正向压降的同时,关断损耗降低50.6%,实现相对于传统IGBT性能的提升。且该器件结构完全兼容现有的制造工艺,不需要额外进行制造工艺的研发。 展开更多
关键词 IGBT 微沟槽绝缘栅二极管 沟槽栅 关断损耗 注入增强
下载PDF
基于介电调制的埋双源沟槽栅TFET的生物传感器
6
作者 崔国伟 许会芳 高伟凡 《安徽科技学院学报》 2024年第6期40-46,共7页
目的:为检测生物分子,提出一种基于介电调制的埋双源沟槽栅隧穿场效应晶体管(DM-BDSTG TFET)的生物传感器。方法:采用更容易放置生物分子的沟槽栅结构,并利用Silvaco Atlas软件对基于DM-BDSTG TFET的生物传感器性能进行评估。结果:当栅... 目的:为检测生物分子,提出一种基于介电调制的埋双源沟槽栅隧穿场效应晶体管(DM-BDSTG TFET)的生物传感器。方法:采用更容易放置生物分子的沟槽栅结构,并利用Silvaco Atlas软件对基于DM-BDSTG TFET的生物传感器性能进行评估。结果:当栅源电压为1.1 V时,漏极电流灵敏度可以达到1.13×10^(12)。此外,亚阈值摆幅可以达到34 mV/decade。结论:基于DM-BDSTG TFET的生物传感器能够更好地提高对生物分子的检测和识别能力。 展开更多
关键词 埋双源 沟槽栅 生物传感器 灵敏度 亚阈值摆幅
下载PDF
具有阶梯掺杂缓冲层的双栅超结LDMOS
7
作者 唐盼盼 张峻铭 南敬昌 《电子元件与材料》 CAS 北大核心 2024年第5期505-512,共8页
具有N型缓冲层的超结横向双扩散金属-半导体场效应晶体管(SJ-LDMOS)结构能够有效抑制传统结构中存在的衬底辅助耗尽效应(SAD)。为进一步优化器件性能,提出了一种具有阶梯型掺杂缓冲层的双栅极SOI基SJ-LDMOS(DG SDB SJ-LDMOS)器件结构。... 具有N型缓冲层的超结横向双扩散金属-半导体场效应晶体管(SJ-LDMOS)结构能够有效抑制传统结构中存在的衬底辅助耗尽效应(SAD)。为进一步优化器件性能,提出了一种具有阶梯型掺杂缓冲层的双栅极SOI基SJ-LDMOS(DG SDB SJ-LDMOS)器件结构。该结构采用沟槽栅极与平面栅极相互结合的形式,在器件内形成两条电流传导路径,其一通过SJ结构中高掺杂的N型区传输,另一条则通过阶梯掺杂缓冲层传输,同时阶梯掺杂缓冲层可以进一步改善表面电场分布,提高器件的耐压。双导通路径提高了SJ层和阶梯掺杂缓冲层的正向电流均匀性,从而有效地降低了器件的导通电阻。仿真结果表明:所提出的器件结构可实现394 V的高击穿电压和10.11 mΩ·cm^(2)的极低比导通电阻,品质因数达到了15.35 MW/cm^(2),与具有相同漂移区长度的SJ-LDMOS相比击穿电压提高了47%,比导通电阻降低了64.8%。 展开更多
关键词 SJ-LDMOS 阶梯掺杂 沟槽栅极 击穿电压 比导通电阻
下载PDF
Ultra-low on-resistance high voltage (>600V) SOI MOSFET with a reduced cell pitch
8
作者 罗小蓉 姚国亮 +3 位作者 陈曦 王琦 葛瑞 Florin Udrea 《Chinese Physics B》 SCIE EI CAS CSCD 2011年第2期555-560,共6页
A low specific on-resistance (RS,on) silicon-on-insulator (SOI) trench MOSFET (nmtal-oxide-semiconductor-field- effect-transistor) with a reduced cell pitch is proposed. The lateral MOSFET features multiple tren... A low specific on-resistance (RS,on) silicon-on-insulator (SOI) trench MOSFET (nmtal-oxide-semiconductor-field- effect-transistor) with a reduced cell pitch is proposed. The lateral MOSFET features multiple trenches: two oxide trenches in the drift region and a trench gate extended to the buried oxide (BOX) (SOI MT MOSFET). Firstly, the oxide trenches increase the average electric field strength along the x direction due to lower permittivity of oxide compared with that of Si; secondly, the oxide trenches cause multiple=directional depletion, which improves the electric field distribution and enhances the reduced surface field (RESURF) effect in the SOI layer. Both of them result in a high breakdown voltage (BV). Thirdly, the oxide trenches cause the drift region to be folded in the vertical direction, leading to a shortened cell pitch and a reduced Rs,on. Fourthly, the trench gate extended to the BOX further reduces RS,on, owing to the electron accumulation layer. The BV of the MT MOSFET increases from 309 V for a conventional SOI lateral double diffused metal-oxide semiconductor (LDMOS) to 632 V at the same half cell pitch of 21.5 μm, and RS,on decreases from 419 mΩ cm2 to 36.6 mΩ. cm2. The proposed structure can also help to dramatically reduce the cell pitch at the same breakdown voltage. 展开更多
关键词 SILICON-ON-INSULATOR electric field breakdown voltage trench gate trench
下载PDF
A low on-resistance SOI LDMOS using a trench gate and a recessed drain 被引量:2
9
作者 葛锐 罗小蓉 +6 位作者 蒋永恒 周坤 王沛 王琦 王元刚 张波 李肇基 《Journal of Semiconductors》 EI CAS CSCD 2012年第7期43-46,共4页
An integrable silicon-on-insulator (SOl) power lateral MOSFET with a trench gate and a recessed drain (TGRD MOSFET) is proposed to reduce the on-resistance. Both of the trench gate extended to the buried oxide (... An integrable silicon-on-insulator (SOl) power lateral MOSFET with a trench gate and a recessed drain (TGRD MOSFET) is proposed to reduce the on-resistance. Both of the trench gate extended to the buried oxide (BOX) and the recessed drain reduce the specific on-resistance (Ron, sp) by widening the vertical conduction area and shortening the extra current path. The trench gate is extended as a field plate improves the electric field distribution. Breakdown voltage (BV) of 97 V and Ron, sp of 0.985 mf2-cm2 (l/os = 5 V) are obtained for a TGRD MOSFET with 6.5/xm half-cell pitch. Compared with the trench gate SOI MOSFET (TG MOSFET) and the conventional MOSFET, Ron' sp of the TGRD MOSFET decreases by 46% and 83% at the same BV, respectively. Compared with the SOI MOSFET with a trench gate and a trench drain (TGTD MOSFET), BV of the TGRD MOSFET increases by 37% at the same Ron,sp. 展开更多
关键词 trench gate recessed drain ON-RESISTANCE breakdown voltage
原文传递
Experimental and theoretical study of an improved breakdown voltage SOI LDMOS with a reduced cell pitch 被引量:2
10
作者 罗小蓉 王骁玮 +7 位作者 胡刚毅 范远航 周坤 罗尹春 范叶 张正元 梅勇 张波 《Journal of Semiconductors》 EI CAS CSCD 2014年第2期57-61,共5页
An improved breakdown voltage (BV) SOI power MOSFET with a reduced cell pitch is proposed and fabricated. Its breakdown characteristics are investigated numerically and experimentally. The MOSFET features dual trenc... An improved breakdown voltage (BV) SOI power MOSFET with a reduced cell pitch is proposed and fabricated. Its breakdown characteristics are investigated numerically and experimentally. The MOSFET features dual trenches (DTMOS), an oxide trench between the source and drain regions, and a trench gate extended to the buried oxide (BOX). The proposed device has three merits. First, the oxide trench increases the electric field strength in the x-direction due to the lower permittivity of oxide (eox) than that of Si (esi). Furthermore, the trench gate, the oxide trench, and the BOX cause multi-directional depletion, improving the electric field distribution and enhancing the RESURF (reduced surface field) effect. Both increase the BV. Second, the oxide trench folds the drift region along the y-direction and thus reduces the cell pitch. Third, the trench gate not only reduces the on-resistance, but also acts as a field plate to improve the BV. Additionally, the trench gate achieves the isolation between high-voltage devices and the low voltage CMOS devices in a high-voltage integrated circuit (HVIC), effectively saving the chip area and simplifying the isolation process. An 180 V prototype DTMOS with its applied drive IC is fabricated to verify the mechanism. 展开更多
关键词 MOSFET SOI breakdown voltage trench gate
原文传递
4500 V沟槽栅IGBT芯片的设计与研制 被引量:2
11
作者 李立 王耀华 +2 位作者 高明超 刘江 金锐 《中国电力》 CSCD 北大核心 2020年第12期30-36,共7页
为提升IGBT单芯片的电流密度,掌握高压沟槽栅IGBT技术,进行4500 V沟槽栅IGBT芯片的研制。使用TCAD仿真软件,对4500 V沟槽栅IGBT的衬底材料、载流子储存层设计、沟槽宽度、沟槽深度、假栅结构等方面进行研究和仿真分析,明确各方面设计与... 为提升IGBT单芯片的电流密度,掌握高压沟槽栅IGBT技术,进行4500 V沟槽栅IGBT芯片的研制。使用TCAD仿真软件,对4500 V沟槽栅IGBT的衬底材料、载流子储存层设计、沟槽宽度、沟槽深度、假栅结构等方面进行研究和仿真分析,明确各方面设计与芯片性能的关系。根据总体设计目标,确定相应的芯片结构和工艺参数,并对4500 V沟槽栅IGBT芯片进行流片验证。验证结果显示:4500 V沟槽栅IGBT芯片的测试结果符合设计预期,芯片的额定电流、导通压降、开通损耗和关断损耗等关键参数相比平面栅IGBT芯片有明显优化。 展开更多
关键词 沟槽栅 IGBT 仿真 衬底 载流子存储层 假栅结构
下载PDF
Ultra-low specific on-resistance vertical double-diffused metal-oxide semiconductor with a high-k dielectric-filled extended trench 被引量:1
12
作者 王沛 罗小蓉 +11 位作者 蒋永恒 王琦 周坤 吴丽娟 王骁玮 蔡金勇 罗尹春 范叶 胡夏融 范远航 魏杰 张波 《Chinese Physics B》 SCIE EI CAS CSCD 2013年第2期439-444,共6页
An ultra-low specific on-resistance trench gate vertical double-diffused metal-oxide semiconductor with a high-k dielectric-filled extended trench(HK TG VDMOS) is proposed in this paper.The HK TG VDMOS features a hi... An ultra-low specific on-resistance trench gate vertical double-diffused metal-oxide semiconductor with a high-k dielectric-filled extended trench(HK TG VDMOS) is proposed in this paper.The HK TG VDMOS features a high-k(HK) trench below the trench gate.Firstly,the extended HK trench not only causes an assistant depletion of the n-drift region,but also optimizes the electric field,which therefore reduces Ron,sp and increases the breakdown voltage(BV).Secondly,the extended HK trench weakens the sensitivity of BV to the n-drift doping concentration.Thirdly,compared with the superjunction(SJ) vertical double-diffused metal-oxide semiconductor(VDMOS),the new device is simplified in fabrication by etching and filling the extended trench.The HK TG VDMOS with BV = 172 V and Ron,sp = 0.85 mΩ·cm2 is obtained by simulation;its Ron,sp is reduced by 67% and 40% and its BV is increased by about 15% and 5%,in comparison with those of the conventional trench gate VDMOS(TG VDMOS) and conventional superjunction trench gate VDMOS(SJ TG CDMOS). 展开更多
关键词 high permittivity specific on-resistance breakdown voltage trench gate
下载PDF
具有纵向漏极场板的低导通电阻绝缘体上硅横向双扩散金属氧化物半导体器件新结构 被引量:1
13
作者 石艳梅 刘继芝 +1 位作者 姚素英 丁燕红 《物理学报》 SCIE EI CAS CSCD 北大核心 2014年第10期378-385,共8页
为降低绝缘体上硅(SOI)横向双扩散金属氧化物半导体(LDMOS)器件的导通电阻,同时提高器件击穿电压,提出了一种具有纵向漏极场板的低导通电阻槽栅槽漏SOI-LDMOS器件新结构.该结构特征为采用了槽栅槽漏结构,在纵向上扩展了电流传导区域,在... 为降低绝缘体上硅(SOI)横向双扩散金属氧化物半导体(LDMOS)器件的导通电阻,同时提高器件击穿电压,提出了一种具有纵向漏极场板的低导通电阻槽栅槽漏SOI-LDMOS器件新结构.该结构特征为采用了槽栅槽漏结构,在纵向上扩展了电流传导区域,在横向上缩短了电流传导路径,降低了器件导通电阻;漏端采用了纵向漏极场板,该场板对漏端下方的电场进行了调制,从而减弱了漏极末端的高电场,提高了器件的击穿电压.利用二维数值仿真软件MEDICI对新结构与具有相同器件尺寸的传统SOI结构、槽栅SOI结构、槽栅槽漏SOI结构进行了比较.结果表明:在保证各自最高优值的条件下,与这三种结构相比,新结构的比导通电阻分别降低了53%,23%和提高了87%,击穿电压则分别提高了4%、降低了9%、提高了45%.比较四种结构的优值,具有纵向漏极场板的槽栅槽漏SOI结构优值最高,这表明在四种结构中新结构保持了较低导通电阻,同时又具有较高的击穿电压. 展开更多
关键词 槽栅 槽漏 低导通电阻 击穿电压
原文传递
槽栅IGBT硅化物自对准技术研究 被引量:2
14
作者 袁寿财 朱长纯 刘君华 《电子器件》 CAS 2002年第4期420-423,共4页
本文设计了一种全自对准的槽栅 IGBT(绝缘栅双极晶体管 )结构 ,其工艺简单 ,全套工艺只有两张光刻版 ,是现有 IGBT工艺中最少的 ,而且两次光刻之间没有套刻关系 ,避免了套刻误差 ,提高了工艺成品率。同时 ,降低了制版费用和制造成本。... 本文设计了一种全自对准的槽栅 IGBT(绝缘栅双极晶体管 )结构 ,其工艺简单 ,全套工艺只有两张光刻版 ,是现有 IGBT工艺中最少的 ,而且两次光刻之间没有套刻关系 ,避免了套刻误差 ,提高了工艺成品率。同时 ,降低了制版费用和制造成本。设计了一种独特的 IGBT多重沟道短路结构 ,有效的防止闩锁。用氧化层硬掩膜和先进的硅化物工艺实现金属接触全自对准 ,可使元包尺寸减小到 2μm甚至更小 ,增加了 IGBT芯片单位面积的元包密度和沟道宽度 ,提高了电流 ,使器件导通电阻低于 0 .2 3mΩ / cm2 。用砷 (As)掺杂代替磷 (P) ,可有效提高源区表面浓度 ,实现浅结工艺。 展开更多
关键词 IGBT 槽栅 全自对准 硅化物 多重沟道短路 绝缘栅双极晶体管
下载PDF
具有线性掺杂PN型降场层的新型槽栅LDMOS 被引量:2
15
作者 姚佳飞 张泽平 +3 位作者 郭宇锋 杨可萌 张振宇 邓钰 《南京邮电大学学报(自然科学版)》 北大核心 2019年第6期22-27,共6页
文中提出了一种具有线性掺杂PN型降场层的槽栅LDMOS器件(LDPN TG-LDMOS),以期获得较高的击穿电压和较低的导通电阻。线性掺杂PN型降场层能够优化器件的表面电场并降低结处的电场峰值,从而提高器件的击穿电压。同时,线性掺杂PN型降场层对... 文中提出了一种具有线性掺杂PN型降场层的槽栅LDMOS器件(LDPN TG-LDMOS),以期获得较高的击穿电压和较低的导通电阻。线性掺杂PN型降场层能够优化器件的表面电场并降低结处的电场峰值,从而提高器件的击穿电压。同时,线性掺杂PN型降场层对N型漂移区的辅助耗尽作用能够提高器件的漂移区掺杂浓度,从而降低导通电阻。仿真结果表明,与常规的槽栅LDMOS相比,具有线性掺杂PN型降场层的槽栅LDMOS器件的击穿电压提高了28%,导通电阻降低了50%。 展开更多
关键词 线性掺杂 击穿电压 导通电阻 槽栅 LDMOS
下载PDF
具有L型源极场板的双槽绝缘体上硅高压器件新结构 被引量:2
16
作者 石艳梅 刘继芝 +3 位作者 姚素英 丁燕红 张卫华 代红丽 《物理学报》 SCIE EI CAS CSCD 北大核心 2014年第23期306-313,共8页
为了提高小尺寸绝缘体上硅(SOI)器件的击穿电压,同时降低器件比导通电阻,提出了一种具有L型源极场板的双槽SOI高压器件新结构.该结构具有如下特征:首先,采用了槽栅结构,使电流纵向传导面积加宽,降低了器件的比导通电阻;其次,在漂移区引... 为了提高小尺寸绝缘体上硅(SOI)器件的击穿电压,同时降低器件比导通电阻,提出了一种具有L型源极场板的双槽SOI高压器件新结构.该结构具有如下特征:首先,采用了槽栅结构,使电流纵向传导面积加宽,降低了器件的比导通电阻;其次,在漂移区引入了Si O2槽型介质层,该介质层的高电场使器件的击穿电压显著提高;第三,在槽型介质层中引入了L型源极场板,该场板调制了漂移区电场,使优化漂移区掺杂浓度大幅增加,降低了器件的比导通电阻.二维数值仿真结果表明:与传统SOI结构相比,在相同器件尺寸时,新结构的击穿电压提高了151%,比导通电阻降低了20%;在相同击穿电压时,比导通电阻降低了80%.与相同器件尺寸的双槽SOI结构相比,新结构保持了双槽SOI结构的高击穿电压特性,同时,比导通电阻降低了26%. 展开更多
关键词 绝缘体上硅 槽栅 比导通电阻 击穿电压
原文传递
1200V沟槽栅/平面栅场截止型IGBT短路耐量特性研究 被引量:1
17
作者 陈天 杨晓鸾 季顺黄 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第2期111-119,共9页
研究了沟槽栅与平面栅结构1 200V/20A场截止(Field-stop)型(绝缘栅双极型晶体管)(IGBT)的短路耐量特性,从测试电路参数与器件本身的结构与工艺两方面对具有沟槽栅及平面栅结构的场截止型IGBT进行了探究,其中热耗散为引起击穿的主要原因... 研究了沟槽栅与平面栅结构1 200V/20A场截止(Field-stop)型(绝缘栅双极型晶体管)(IGBT)的短路耐量特性,从测试电路参数与器件本身的结构与工艺两方面对具有沟槽栅及平面栅结构的场截止型IGBT进行了探究,其中热耗散为引起击穿的主要原因。实际制作了沟槽栅-场截止型IGBT,采用优化的正面沟槽结构结合背面场截止薄片工艺,选择了合适的集电极-发射极间的饱和电流保证器件具有较低的导通压降的同时减少了焦耳热的产生,提升了芯片自身的抗短路能力(tsc>12μs),有利于沟槽栅IGBT应用的可靠性。 展开更多
关键词 绝缘栅双极型晶体管 短路耐量 沟槽栅 平面栅 场截止
下载PDF
3300 V沟槽栅IGBT的衬底材料的优化设计 被引量:1
18
作者 刘江 高明超 +5 位作者 朱涛 冷国庆 王耀华 金锐 温家良 潘艳 《半导体技术》 CSCD 北大核心 2017年第11期855-859,880,共6页
使用TCAD仿真软件对3 300 V沟槽栅IGBT的静态特性进行了仿真设计。重点研究了衬底材料参数、沟槽结构对器件击穿电压、电场峰值等参数的影响。仿真结果表明,随衬底电阻率增加,击穿电压增加,饱和电压和拐角位置电场峰值无明显变化;随衬... 使用TCAD仿真软件对3 300 V沟槽栅IGBT的静态特性进行了仿真设计。重点研究了衬底材料参数、沟槽结构对器件击穿电压、电场峰值等参数的影响。仿真结果表明,随衬底电阻率增加,击穿电压增加,饱和电压和拐角位置电场峰值无明显变化;随衬底厚度增加,击穿电压增加,饱和电压增加,拐角位置电场峰值降低;随沟槽宽度增加,饱和电压降低,击穿电压和拐角位置电场峰值无明显变化;随沟槽深度增加,饱和电压降低,击穿电压无明显变化,拐角位置电场峰值增加;随沟槽拐角位置半径增加,击穿电压和饱和电压无明显变化,但拐角位置电场峰值减小。选择合适的衬底材料对仿真结果进行实验验证,实验结果与仿真结果相符,制备的IGBT芯片击穿电压为4 128 V,饱和电压约为2.18 V。 展开更多
关键词 绝缘栅双极晶体管(IGBT) 沟槽栅 衬底材料 击穿电压 饱和电压
下载PDF
横向槽栅双极晶体管的闩锁特性研究(英文) 被引量:1
19
作者 蔡军 JohnnyK.O.Sin 《中国科学技术大学学报》 CAS CSCD 北大核心 1999年第4期481-486,共6页
提出一种新颖的横向槽栅双极晶体管( L T G B T) 结构.此结构可明显改善器件的闩锁效应.通过数值模拟,比较了 L T G B T 结构与 L I G B T 结构的闩锁电流密度大小,讨论了 L T G B T 结构闩锁电流密度与该结... 提出一种新颖的横向槽栅双极晶体管( L T G B T) 结构.此结构可明显改善器件的闩锁效应.通过数值模拟,比较了 L T G B T 结构与 L I G B T 结构的闩锁电流密度大小,讨论了 L T G B T 结构闩锁电流密度与该结构的n + 和p + 阴极区域设计的关系.在相同5 微米n + 阴极长度下, L T G B T 结构闩锁电流密度比 L I G B T 结构提高了7 .7 倍, L T G B T结构闩锁电流密度大小随槽栅与p + 阴极之间距离减小而增大. 展开更多
关键词 闩锁效应 槽栅 功率晶体管 LTGBT 双极晶体管
下载PDF
全自对准双掩模槽栅IGBT设计与样品制备 被引量:1
20
作者 袁寿财 《半导体光电》 CAS CSCD 北大核心 2008年第2期203-207,共5页
基于侧墙自对准和金属硅化物等VLSI先进工艺实现全自对准的多晶硅反刻及栅源金属连接,并用氮化锆(ZrN)代替二氧化硅做硬掩模,由于氮化锆(ZrN)膜更薄使膜应力更小,设计出用两张掩模版制作trench绝缘栅双极晶体管(IGBT)的工艺流程,给出了... 基于侧墙自对准和金属硅化物等VLSI先进工艺实现全自对准的多晶硅反刻及栅源金属连接,并用氮化锆(ZrN)代替二氧化硅做硬掩模,由于氮化锆(ZrN)膜更薄使膜应力更小,设计出用两张掩模版制作trench绝缘栅双极晶体管(IGBT)的工艺流程,给出了初步的实验结果。该设计减少了IGBT制作的工艺步骤,降低了器件制作成本,同时缩小了元包尺寸,增加了trench结构的元包密度和单位芯片面积的沟道宽度。 展开更多
关键词 IGBT 槽栅 全自对准 硅化物 侧墙
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部