期刊文献+
共找到35篇文章
< 1 2 >
每页显示 20 50 100
Measurement and control for a repetitive nanosecond-pulse breakdown experiment in polymer films 被引量:1
1
作者 邵涛 章程 +3 位作者 龙凯华 王珏 张东东 严萍 《Chinese Physics B》 SCIE EI CAS CSCD 2010年第4期168-172,共5页
In order to perform data acquisition and avoid unwanted over-current damage to the power supply, a convenient and real-time method of experimentally investigating repetitive nanosecond-pulse breakdown in polymer diele... In order to perform data acquisition and avoid unwanted over-current damage to the power supply, a convenient and real-time method of experimentally investigating repetitive nanosecond-pulse breakdown in polymer dielectric samples is presented. The measurement-acquisition and control system not only records breakdown voltage and current, and time-to-breakdown duration, but also provides a real-time power-off protection for the power supply. Furthermore, the number of applied pulses can be calculated by the product of the time-to-breakdown duration and repetition rate. When the measured time-to-breakdown duration error is taken into account, the repetition rate of applied nanosecond-pulses should be below 40kHz. In addition, some experimental data on repetitive nanosecond-pulse breakdown of polymer films are presented and discussed. 展开更多
关键词 nanosecond-pulse breakdown repetitive nanosecond pulses polymer film time-to-breakdown duration
下载PDF
空间辐射环境下SiC功率MOSFET栅氧长期可靠性研究
2
作者 杜卓宏 肖一平 +2 位作者 梅博 刘超铭 孙毅 《电子元件与材料》 CAS 北大核心 2024年第2期182-189,共8页
利用等效1 MeV中子和γ射线对1200 V SiC功率MOSFET进行辐射,研究了电离损伤和位移损伤对器件的影响,并分析了辐射后器件栅氧长期可靠性。结果表明:中子辐射后器件导通电阻发生明显退化,与辐射引入近界面缺陷降低载流子寿命和载流子迁... 利用等效1 MeV中子和γ射线对1200 V SiC功率MOSFET进行辐射,研究了电离损伤和位移损伤对器件的影响,并分析了辐射后器件栅氧长期可靠性。结果表明:中子辐射后器件导通电阻发生明显退化,与辐射引入近界面缺陷降低载流子寿命和载流子迁移率有关。时间依赖的介质击穿(TDDB)结果表明,栅泄漏电流呈现先增加后降低趋势,与空穴捕获和电子捕获效应有关。中子辐射后栅漏电演化形式未改变,但氧化层击穿时间增加,这是中子辐射缺陷增加了Fowler-Nordheim(FN)隧穿势垒的缘故。总剂量辐射在器件氧化层内引入陷阱电荷,使得器件阈值电压负向漂移。随后的TDDB测试表明,与中子辐射一致,总剂量辐射未改变栅漏电演化形式,但氧化层击穿时间提前。这是总剂量辐射在氧化层内引入额外空穴陷阱和中性电子陷阱的缘故。 展开更多
关键词 SiC功率MOSFET 电离辐射 中子辐射 时间依赖的介质击穿(TDDB) 可靠性
下载PDF
Increases in Lorentz Factor with Dielectric Thickness
3
作者 J. W. McPherson 《World Journal of Condensed Matter Physics》 CAS 2016年第2期152-168,共17页
For many years, a Lorentz factor of L = 1/3 has been used to describe the local electric field in thin amorphous dielectrics. However, the exact meaning of thin has been unclear. The local electric field E<sub>l... For many years, a Lorentz factor of L = 1/3 has been used to describe the local electric field in thin amorphous dielectrics. However, the exact meaning of thin has been unclear. The local electric field E<sub>loc</sub> modeling presented in this work indicates that L = 1/3 is indeed valid for very thin solid dielectrics (t<sub>diel</sub> ≤ 20 monolayers) but significant deviations from L = 1/3 start to occur for thicker dielectrics. For example, L ≈ 2/3 for dielectric thicknesses of t<sub>diel</sub> = 50 monolayers and increases to L ≈ 1 for dielectric thicknesses t<sub>diel</sub> > 200 monolayers. The increase in L with t<sub>diel</sub> means that the local electric fields are significantly higher in thicker dielectrics and explains why the breakdown strength E<sub>bd</sub> of solid polar dielectrics generally reduces with dielectric thickness t<sub>diel</sub>. For example, E<sub>bd</sub> for SiO<sub>2</sub> reduces from approximately E<sub>bd</sub> ≈ 25 MV/cm at t<sub>diel</sub> = 2 nm to E<sub>bd</sub> ≈ 10 MV/cm at t<sub>diel</sub> = 50 nm. However, while E<sub>bd</sub> for SiO<sub>2</sub> reduces with t<sub>diel</sub>, all SiO<sub>2</sub> thicknesses are found to breakdown at approximately the same local electric field (E<sub>loc</sub>)<sub>bd</sub> ≈ 40 MV/cm. This corresponds to a coordination bond strength of 2.7 eV for the silicon-ion to transition from four-fold to three-fold coordination in the tetrahedral structure. 展开更多
关键词 Dielectrics Dielectric breakdown Local Electric Field Lorentz Factor time-Dependent Dielectric breakdown TDDB Bond Breakage Thermochemical E-Model
下载PDF
重频高压ns脉冲电源关断保护电路的设计及应用 被引量:2
4
作者 章程 邵涛 +3 位作者 龙凯华 王珏 张东东 严萍 《高电压技术》 EI CAS CSCD 北大核心 2009年第11期2791-2795,共5页
由于重频ns脉冲电介质击穿试验中持续时间过长的大幅值短路电流会对设备造成损害,因此设计了一种用于高压ns脉冲电源的关断保护电路。试验时根据电流的变化来判断击穿的发生并作为触发信号,关断保护电路将示波器的触发反馈信号转换成脉... 由于重频ns脉冲电介质击穿试验中持续时间过长的大幅值短路电流会对设备造成损害,因此设计了一种用于高压ns脉冲电源的关断保护电路。试验时根据电流的变化来判断击穿的发生并作为触发信号,关断保护电路将示波器的触发反馈信号转换成脉冲控制信号来实现击穿后电源的自动关停。将所设计的电路用于重频ns脉冲PTFE击穿试验中,验证了电路的有效性。利用该关断保护电路和示波器组成的测量系统测量了重频高压ns脉冲条件下PTFE击穿的电压电流波形和重频耐受时间,测得重频耐受时间204ms。结果表明该测量系统误差为22μs,可以满足40kHz重复频率以下的ns脉冲固体击穿试验的要求。 展开更多
关键词 重频ns脉冲 固体击穿 关断保护 触发反馈信号 关断信号 重频耐受时间
下载PDF
Al_2O_3高k栅介质的可靠性 被引量:1
5
作者 杨红 康晋锋 +4 位作者 韩德栋 任驰 夏志良 刘晓彦 韩汝琦 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第9期1005-1008,共4页
利用反应溅射方法制备了等效氧化层厚度为 3 45nm的Al2 O3栅介质MOS电容 ,研究了Al2 O3作为栅介质的瞬时击穿和恒压应力下的时变击穿等可靠性特征 .击穿实验显示 ,样品的Al2 O3栅介质的等效击穿场强大小为1 2 8MV/cm .在时变击穿的实验... 利用反应溅射方法制备了等效氧化层厚度为 3 45nm的Al2 O3栅介质MOS电容 ,研究了Al2 O3作为栅介质的瞬时击穿和恒压应力下的时变击穿等可靠性特征 .击穿实验显示 ,样品的Al2 O3栅介质的等效击穿场强大小为1 2 8MV/cm .在时变击穿的实验中 ,Al2 O3栅介质表现出类似于SiO2 的软击穿现象 .不同栅压应力作用的测试结果表明 ,介质中注入电荷的积累效应是引起软击穿的主要因素 ,其对应的介质击穿电荷QBD约为 30~ 60C/cm2 . 展开更多
关键词 高K栅介质 可靠性 时变击穿
下载PDF
高温氧化对SiC MOS器件栅氧可靠性的影响
6
作者 周钦佩 张静 +3 位作者 夏经华 许恒宇 万彩萍 韩锴 《半导体技术》 CSCD 北大核心 2017年第10期754-758,共5页
SiC金属氧化物半导体(MOS)器件中SiO_2栅氧化层的可靠性直接影响器件的功能。为了开发高可靠性的栅氧化层,将n型4H-SiC(0001)外延片分别在1 200,1 250,1 350,1 450和1 550℃5种温度下进行高温干氧氧化实验来制备SiO_2栅氧化层。在室温下... SiC金属氧化物半导体(MOS)器件中SiO_2栅氧化层的可靠性直接影响器件的功能。为了开发高可靠性的栅氧化层,将n型4H-SiC(0001)外延片分别在1 200,1 250,1 350,1 450和1 550℃5种温度下进行高温干氧氧化实验来制备SiO_2栅氧化层。在室温下,对SiC MOS电容样品的栅氧化层进行零时击穿(TZDB)和与时间有关的击穿(TDDB)测试,并对不同干氧氧化温度处理下的栅氧化层样品分别进行了可靠性分析。结果发现,在1 250℃下进行高温干氧氧化时所得的击穿场强和击穿电荷最大,分别为11.21 MV/cm和5.5×10-4C/cm^2,势垒高度(2.43 eV)最接近理论值。当温度高于1 250℃时生成的SiO_2栅氧化层的可靠性随之降低。 展开更多
关键词 SiC金属氧化物半导体(MOS)器件 零时击穿(TZDB) 与时间有关的击穿(TDDB) 干氧氧化 可靠性
下载PDF
电离总剂量效应对HfO_(2)栅介质经时击穿特性影响
7
作者 魏莹 崔江维 +4 位作者 蒲晓娟 崔旭 梁晓雯 王嘉 郭旗 《太赫兹科学与电子信息学报》 2022年第9期903-907,共5页
针对纳米金属-氧化物-半导体(MOS)器件中采用的高介电常数HfO_(2)栅介质,开展电离总剂量效应对栅介质经时击穿特性影响的研究。以HfO_(2)栅介质MOS电容为研究对象,进行不同栅极偏置条件下^(60)Co-γ射线的电离总剂量辐照试验,对比辐照前... 针对纳米金属-氧化物-半导体(MOS)器件中采用的高介电常数HfO_(2)栅介质,开展电离总剂量效应对栅介质经时击穿特性影响的研究。以HfO_(2)栅介质MOS电容为研究对象,进行不同栅极偏置条件下^(60)Co-γ射线的电离总剂量辐照试验,对比辐照前后MOS电容的电流-电压、电容-电压以及经时击穿特性的测试结果。结果显示,不同的辐照偏置条件下,MOS电容的损伤特性不同。正偏辐照下,低栅压下的栅电流显著增大,电容电压特性的斜率降低;零偏辐照下,正向高栅压时栅电流和电容均显著增大;负偏辐照下,栅电流均有增大,正向高栅压下电容增大,且电容斜率降低。3种偏置下,电容的经时击穿电压均显著减小。该研究为纳米MOS器件在辐射环境下的长期可靠性研究提供了参考。 展开更多
关键词 电离总剂量效应 高K栅介质 经时击穿效应 辐射陷阱电荷
下载PDF
栅氧化层经时击穿的非平衡统计理论分析方法
8
作者 赵文静 丁梦光 +1 位作者 杨晓丽 胡海云 《物理学报》 SCIE EI CAS CSCD 北大核心 2020年第10期26-34,共9页
栅氧化层的经时击穿作为影响互补型金属-氧化物-半导体集成电路可靠性的一个重要因素,一直是国内外学者研究的重点.为了对其进一步研究,首先从栅氧化层在电应力下经时击穿的微观机理出发,基于栅氧化层中电子陷阱密度累积达到临界值时发... 栅氧化层的经时击穿作为影响互补型金属-氧化物-半导体集成电路可靠性的一个重要因素,一直是国内外学者研究的重点.为了对其进一步研究,首先从栅氧化层在电应力下经时击穿的微观机理出发,基于栅氧化层中电子陷阱密度累积达到临界值时发生击穿的原理和电子陷阱生成过程的随机性,提出了栅氧化层经时击穿的非平衡统计理论分析方法,然后分别给出了恒定电流应力和恒定电压应力下电子陷阱生成速率方程,导出了电子陷阱密度的概率密度分布函数.最后以具体器件为例进行分析,得到了栅氧化层的最概然寿命随电流应力、电压应力及其厚度的变化规律,并类比固体断裂现象中"疲劳极限"的概念定义"击穿极限"概念.计算出了累积失效率随电流应力、电压应力和时间的变化规律,引入特征值来描述累积失效率达到0.63所用的时间.结果表明:电子陷阱密度的概率密度分布函数满足对数正态分布,且理论结果与实验结果相符. 展开更多
关键词 栅氧化层 经时击穿 非平衡统计理论 累积失效率
下载PDF
栅极面积和ESD结构对AlGaN/GaN MIS-HEMTs中LPCVD-SiNx栅介质TDDB特性的影响
9
作者 戚永乐 王登贵 +5 位作者 周建军 张凯 孔岑 孔月婵 于宏宇 陈堂胜 《固体电子学研究与进展》 CAS 北大核心 2021年第3期229-234,共6页
基于CMOS兼容性GaN工艺,研制出具有低压化学气相沉积SiNx栅介质的硅基AlGaN/GaN异质结金属-绝缘层-半导体高电子迁移率晶体管(MIS-HEMTs)器件。通过威布尔统计分析,研究了栅介质面积和静电释放(ESD)结构对SiNx的经时击穿(TDDB)特性的影... 基于CMOS兼容性GaN工艺,研制出具有低压化学气相沉积SiNx栅介质的硅基AlGaN/GaN异质结金属-绝缘层-半导体高电子迁移率晶体管(MIS-HEMTs)器件。通过威布尔统计分析,研究了栅介质面积和静电释放(ESD)结构对SiNx的经时击穿(TDDB)特性的影响。结果表明,较小的栅介质面积有利于更长的器件寿命,而ESD保护结构有利于提升器件栅介质在高电压应力下的可靠性和稳定性,主要原因为SBD的寄生电容可有效吸收电脉冲感应在介质薄膜中产生的电荷。最后,通过线性E模型预测具有35 nm厚LPCVD-SiNx栅介质的AlGaN/GaN MIS-HEMTs在栅极电压为13 V条件下的击穿寿命可达20年(0.01%,T=25℃)。 展开更多
关键词 氮化镓金属-绝缘层-半导体高电子迁移率晶体管 栅介质 静电释放结构 经时击穿
下载PDF
基于混合威布尔模型的片式钽电容器早期失效分析
10
作者 潘齐凤 阳元江 +1 位作者 刘桥 彭永燃 《电子元件与材料》 CAS CSCD 北大核心 2019年第4期88-93,共6页
由于现行片式钽电容器威布尔失效率定级方法对失效数进行了两点式的线性化处理,忽略了击穿时间分布信息,不能为产品的早期失效分析提供有效线索。本文引入混合威布尔模型,采用电压加速方法,收集片式钽电容器的击穿时间分布信息,绘制累... 由于现行片式钽电容器威布尔失效率定级方法对失效数进行了两点式的线性化处理,忽略了击穿时间分布信息,不能为产品的早期失效分析提供有效线索。本文引入混合威布尔模型,采用电压加速方法,收集片式钽电容器的击穿时间分布信息,绘制累积密度失效分布曲线,分析显示其早期失效符合二重混合威布尔分布。基于威布尔分布形状参数与失效机理具有直接关联性的基本理论,分析了片式钽电容器潜在的失效原因,对优化生产工艺、提升质量和可靠性具有指导意义。 展开更多
关键词 片式钽电容器 早期失效 经时介质击穿 混合威布尔模型 形状参数 失效机理
下载PDF
薄栅氧化层击穿特性的实验研究 被引量:11
11
作者 刘红侠 郝跃 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2000年第2期146-150,共5页
在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明:相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流... 在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明:相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关.得出了QBD的解析表达式。 展开更多
关键词 击穿 薄栅 氧化层 集成电路 VLSI
下载PDF
薄栅氧化层中陷阱电荷密度的测量方法 被引量:6
12
作者 刘红侠 郑雪峰 郝跃 《物理学报》 SCIE EI CAS CSCD 北大核心 2002年第1期163-166,共4页
提出了一种测量陷阱电荷密度的实验方法 ,该方法根据电荷陷落的动态平衡方程 ,利用恒流应力前后MOS电容高频C V曲线结合恒流应力下栅电压的变化曲线求解陷阱电荷密度及位置等物理量 .给出了陷阱电荷密度的解析表达式和相关参数的提取方... 提出了一种测量陷阱电荷密度的实验方法 ,该方法根据电荷陷落的动态平衡方程 ,利用恒流应力前后MOS电容高频C V曲线结合恒流应力下栅电压的变化曲线求解陷阱电荷密度及位置等物理量 .给出了陷阱电荷密度的解析表达式和相关参数的提取方法和结果 . 展开更多
关键词 薄栅氧化膜 经时击穿 恒流应力 陷阱电荷密度 测量方法 超大规模集成电路 可靠性
原文传递
高k栅介质的TDDB效应
13
作者 任康 贡佳伟 +2 位作者 丁俊贤 王磊 李广 《安徽大学学报(自然科学版)》 CAS 北大核心 2024年第5期52-56,共5页
半导体工艺进入45 nm以后,使用高k栅介质HfO_(2)代替传统的SiO_(2),解决了因栅氧化层变薄而引起的栅极漏电流过大的问题.经时击穿(time dependent dielectric breakdown,简称TDDB)效应的寿命时间是衡量栅氧化层质量的重要因素,然而高k... 半导体工艺进入45 nm以后,使用高k栅介质HfO_(2)代替传统的SiO_(2),解决了因栅氧化层变薄而引起的栅极漏电流过大的问题.经时击穿(time dependent dielectric breakdown,简称TDDB)效应的寿命时间是衡量栅氧化层质量的重要因素,然而高k栅介质存在更多的氧相关缺陷,对电压的反应更敏感,因此研究高k栅介质TDDB效应具有重要意义.研究影响高k栅介质TDDB效应的因素、减轻高k栅介质TDDB效应的途径.研究结果表明:栅氧化层面积越大,越容易被击穿,TDDB效应越严重;温度越高,击穿时间越短,TDDB效应越严重;氧环境下对高k栅介质进行沉积后退火,可减轻高k栅介质的TDDB效应. 展开更多
关键词 高k 栅介质 经时击穿效应 栅氧化层 HfO_(2)
下载PDF
动态应力下超薄栅氧化层经时击穿的可靠性评价 被引量:4
14
作者 栾苏珍 刘红侠 贾仁需 《物理学报》 SCIE EI CAS CSCD 北大核心 2008年第4期2524-2528,共5页
实验发现动态电压应力条件下,由于栅氧化层很薄,高电平应力时间内隧穿入氧化层的电子与陷落在氧化层中的空穴复合产生中性电子陷阱,中性电子陷阱辅助电子隧穿.由于每个周期的高电平时间较短(远远低于电荷的复合时间),隧穿到氧化层的电... 实验发现动态电压应力条件下,由于栅氧化层很薄,高电平应力时间内隧穿入氧化层的电子与陷落在氧化层中的空穴复合产生中性电子陷阱,中性电子陷阱辅助电子隧穿.由于每个周期的高电平时间较短(远远低于电荷的复合时间),隧穿到氧化层的电子很少,同时低电平应力时间内一部分电荷退陷,形成的中性电子陷阱更少.随着应力时间的累积,中性电子陷阱达到某个临界值,栅氧化层突然击穿.高电平时形成的陷阱较少和低电平时一部分电荷退陷,使得器件的寿命提高. 展开更多
关键词 超薄栅氧化层 斜坡电压 经时击穿
原文传递
Manpower Systems Operating under Heavy and Light Tailed Inter-Exit Time Distributions
15
作者 R. Sivasamy P. Tirupathi Rao K. Thaga 《Applied Mathematics》 2014年第2期285-291,共7页
This paper considers a Manpower system where “exits” of employed personnel produce some wastage or loss. This system monitors these wastages over the sequence of exit epochs {t0 = 0 and tk;k = 1, 2,…} that form a r... This paper considers a Manpower system where “exits” of employed personnel produce some wastage or loss. This system monitors these wastages over the sequence of exit epochs {t0 = 0 and tk;k = 1, 2,…} that form a recurrent process and admit recruitment when the cumulative loss of man hours crosses a threshold level Y, which is also called the breakdown level. It is assumed that the inter-exit times Tk = tk-1 - tk, k = 1, 2,… are independent and identically distributed random variables with a common cumulative distribution function (CDF) B(t) = P(Tk t) which has a tail 1 – B(t) behaving like t-v with 1 v as t → ∞. The amounts {Xk} of wastages incurred during these inter-exit times {Tk} are independent and identically distributed random variables with CDF P(Xk X) = G(x) and Y is distributed, independently of {Xk} and {tk}, as an exponentiated exponential law with CDF H(y) = P(Y y) = (1 - e-λy)n. The mean waiting time to break down of the system has been obtained assuming B(t) to be heavy tailed and as well as light tailed. For the exponential case of G(x), a comparative study has also been made between heavy tailed mean waiting time to break down and light tailed mean waiting time to break down values. The recruitment policy operating under the heavy tailed case is shown to be more economical in all types of manpower systems. 展开更多
关键词 Manpower System Recruitment Policy Inter-Exit time Wastage Waiting time to breakdown HEAVY TAILED Inter-Exit time Distribution and LIGHT TAILED Distribution
下载PDF
三维集成电路中内存的经时击穿分析与检测 被引量:3
16
作者 贾鼎成 王磊磊 高薇 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2019年第4期182-189,共8页
三维多处理器内存堆叠系统能够显著提升系统性能,但伴随而来的热密度以及散热成为影响电路可靠性的关键问题.为了研究并检测三维集成电路结构中内存的经时击穿效应,笔者采用了一种SPICE物理模型,基于蒙特卡罗仿真的方法,对栅极击穿漏电... 三维多处理器内存堆叠系统能够显著提升系统性能,但伴随而来的热密度以及散热成为影响电路可靠性的关键问题.为了研究并检测三维集成电路结构中内存的经时击穿效应,笔者采用了一种SPICE物理模型,基于蒙特卡罗仿真的方法,对栅极击穿漏电流造成的电路影响进行了分析.同时根据内存中灵敏放大器的特点,笔者提出了基于45nm工艺节点的经时击穿检测电路,适用于大规模存储电路集成;并对检测电路在偏置温度不稳定性影响下的工作情况加以分析.实验仿真结果表明,相比字线驱动电路,灵敏放大器更易受到经时击穿的影响.提出的检测电路可以实现对经时击穿的预警功能并完全覆盖灵敏放大器中由击穿诱发的激活出错问题,且对偏置温度不稳定性效应有良好的鲁棒性. 展开更多
关键词 可靠性 经时击穿 三维集成电路 动态随机存取存储器 检测
下载PDF
薄栅SiO_2击穿特性的实验分析和机理研究 被引量:1
17
作者 刘红侠 郝跃 《电子与信息学报》 EI CSCD 北大核心 2001年第11期1211-1215,共5页
该文利用衬底热空穴(SHH)注入技术分别控制注入到薄栅氧化层中的热电子和热空穴的数量,定量研究了热电子和热空穴注入对薄栅氧化层击穿的影响,提出了薄栅氧化层的经时击穿是由热电子和热空穴共同作用导致的新观点,并为薄栅氧化层的经时... 该文利用衬底热空穴(SHH)注入技术分别控制注入到薄栅氧化层中的热电子和热空穴的数量,定量研究了热电子和热空穴注入对薄栅氧化层击穿的影响,提出了薄栅氧化层的经时击穿是由热电子和热空穴共同作用导致的新观点,并为薄栅氧化层的经时击穿建立了一个新的物理模型。 展开更多
关键词 薄栅氧化层 击穿机理 二氧化硅 半导体材料
下载PDF
氮氢混合等离子体处理对SiC MOS电容可靠性的影响 被引量:3
18
作者 王晓琳 刘冰冰 +1 位作者 秦福文 王德君 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第1期71-77,共7页
研究了ECR(Electron cyclotron resonance)氮氢混合等离子体表面处理及氧化后退火处理工艺对SiC MOS电容可靠性的影响。通过I-V特性及经时击穿特性测试对处理后样品可靠性进行评价,结果表明经过ECR氮氢混合等离子体氧化后退火处理后,样... 研究了ECR(Electron cyclotron resonance)氮氢混合等离子体表面处理及氧化后退火处理工艺对SiC MOS电容可靠性的影响。通过I-V特性及经时击穿特性测试对处理后样品可靠性进行评价,结果表明经过ECR氮氢混合等离子体氧化后退火处理后,样品绝缘性、击穿电荷量及寿命等可靠性能均明显提高,再经过ECR氮氢混合等离子体表面处理后样品可靠性进一步提升,预计在3 MV/cm场强下平均寿命可达到10年左右。通过C-V特性测试及界面组成分析对改善样品可靠性的物理机理进行研究,发现ECR氮氢混合等离子体处理可以有效的降低界面态密度,其中氧化后退火处理很好地钝化了SiOxCy和碳团簇等界面缺陷,而表面处理使SiC表面平整化,有效降低表面态密度,抑制了界面态的产生,进而共同增强了SiC MOS电容的可靠性。 展开更多
关键词 碳化硅 可靠性 电子回旋共振等离子体 表面处理 经时击穿
下载PDF
基于ALD Al_2O_3新型反熔丝器件的可靠性研究 被引量:2
19
作者 赵巍颂 田敏 钟汇才 《微电子学与计算机》 北大核心 2019年第1期41-45,共5页
金属-绝缘体-金属(Metal-Insulator-Metal,MIM)反熔丝器件常被用于现场可编程逻辑阵列(Field Programmable Gate Array,FPGA)的互联结构单元.本文使用高介电常数材料Al_2O_3作为介质层,使用原子层沉积(Atomic Layer Deposition,ALD)技术... 金属-绝缘体-金属(Metal-Insulator-Metal,MIM)反熔丝器件常被用于现场可编程逻辑阵列(Field Programmable Gate Array,FPGA)的互联结构单元.本文使用高介电常数材料Al_2O_3作为介质层,使用原子层沉积(Atomic Layer Deposition,ALD)技术,制备了高可靠性,高性能的MIM反熔丝单元.该反熔丝单元关态电阻超过1TΩ,同时开态电阻非常低,满足正态分布,集中在22Ω左右,波动幅度很小,标准差仅为3.7Ω,因此Al_2O_3反熔丝器件具有很高的开关比.本文研究了该器件编程前后两种状态的特性及时变击穿特性(Time Dependent Dielectric Breakdown,TDDB).研究结果表明,在2V工作电压下,未编程的反熔丝单元的预测寿命为1591年,同时,当读电流在0~20mA时,编程后的反熔丝保持稳定.这说明该反熔丝单元在低阻态和高阻态都具有非常高的可靠性. 展开更多
关键词 金属一绝缘体一金属反熔丝 原子层沉积 开关比 时变击穿特性
下载PDF
薄栅介质陷阱密度的求解和相关参数的提取 被引量:2
20
作者 刘红侠 郝跃 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第9期952-956,共5页
采用恒定电流应力对薄栅氧化层 MOS电容进行了 TDDB评价实验 ,提出了精确测量和表征陷阱密度及累积失效率的方法 .该方法根据电荷陷落的动态平衡方程 ,测量恒流应力下 MOS电容的栅电压变化曲线和应力前后的高频 C- V曲线变化求解陷阱密... 采用恒定电流应力对薄栅氧化层 MOS电容进行了 TDDB评价实验 ,提出了精确测量和表征陷阱密度及累积失效率的方法 .该方法根据电荷陷落的动态平衡方程 ,测量恒流应力下 MOS电容的栅电压变化曲线和应力前后的高频 C- V曲线变化求解陷阱密度 .从实验中可以直接提取表征陷阱的动态参数 .在此基础上 ,可以对器件的累积失效率进行精确的评估 . 展开更多
关键词 薄栅氧化膜 经时击穿 陷阱密度 累积失效率 CMOS集成电路
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部