期刊文献+
共找到39篇文章
< 1 2 >
每页显示 20 50 100
基于动态可重构FPGA的容错技术研究 被引量:5
1
作者 张超 刘峥 赵伟 《电子科技》 2011年第1期102-105,108,共5页
针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等... 针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。 展开更多
关键词 容错 动态重构 retiming STARS
下载PDF
RCS-900系列保护装置的同步通信时钟 被引量:7
2
作者 王爱玲 蔡敏 +4 位作者 金华锋 陈新南 王芊 宗洪良 郑玉平 《电力系统自动化》 EI CSCD 北大核心 2006年第24期53-56,共4页
RCS-900系列保护装置采用同步通信方式,通过64kbit/s,2048kbit/s复用通道或专用光纤方式,实现两侧保护装置信息交换。从装置通信模块功能出发,介绍了通信码型变换方案、信息接收模块时钟提取功能,以及信息发送模块时钟选择方式。说明了... RCS-900系列保护装置采用同步通信方式,通过64kbit/s,2048kbit/s复用通道或专用光纤方式,实现两侧保护装置信息交换。从装置通信模块功能出发,介绍了通信码型变换方案、信息接收模块时钟提取功能,以及信息发送模块时钟选择方式。说明了接收端装置通过从码流内提取时钟信号作为信息接收时钟解决了通信“位同步”问题。对于64kbit/s复用通道,通过介绍PCM终端内部的收发模块的时钟配合关系,指出了保护装置通信发送时钟须采用“从—从”方式。对于专用光纤方式,须采用“主—主”方式或“主—从”方式。对于2048kbit/s复用通道,打开输出再定时功能时,须采用“从—从”方式,否则可采用“主—主”方式或“主—从”方式。 展开更多
关键词 同步通信 复用通道 位同步 系统同步 再定时
下载PDF
基于FPGA的高速自适应滤波器的实现 被引量:5
3
作者 程文帆 朱雪琼 《电子技术应用》 北大核心 2011年第6期12-14,共3页
在LMS算法进行变步长处理的基础上,结合驰豫超前流水线技术和时序重构技术提出了创新结构和改进算法,在FPGA的仿真综合环境中设计实现了该高速自适应滤波器,并且在AlteraDE2-70开发板上进行了板级测试。
关键词 自适应滤波器 FPGA DSP BUILDER 驰豫超前技术 流水线 时序重构
下载PDF
Recent advances in traffic signal performance evaluation 被引量:5
4
作者 Dallas Leitner Piro Meleby Lei Miao 《Journal of Traffic and Transportation Engineering(English Edition)》 EI CSCD 2022年第4期507-531,共25页
Signal retiming is a prominent way that transportation agencies use to fight congestion and change of traffic pattern.Performance evaluations of traffic conditions at signalized intersections and arterials provide act... Signal retiming is a prominent way that transportation agencies use to fight congestion and change of traffic pattern.Performance evaluations of traffic conditions at signalized intersections and arterials provide actionable data for agencies to make well-informed and prioritized signal retiming decisions.However,the abundance of data sources,the lack of standardized evaluation methods and oftentimes the shortage of resources make it a difficult endeavor.The review detailed in this paper examines the advances made in traffic signal performance evaluation.We establish the necessity for the evaluations,study the process of continuous improvement of traffic signal performance using the evaluations,and then examine multiple methodologies in a plethora of research endeavors.Particularly,we focus on probe vehicles and sensors data,the two major sources of data.We discuss how sensors are connected to signal controllers to provide relevant in-depth traffic data including speed and occupancy measures.We also review the nature of probe vehicles and the level of penetration.We then define and summarize performance measures derived from both sources,to aid in performance evaluations.For performance evaluation methods,we discuss the research studies and provide summaries including advantages and disadvantages of the methods used,as well as a holistic outlook for future research.This paper is aimed to provide a comprehensive review on the state-of-the-art to benefit researcher,traffic agencies,and commercial entities that thrive to improve safety and efficiency of traffic signals through performance evaluations. 展开更多
关键词 Intelligent transportation systems Traffic signal performance evaluation Traffic signal retiming Traffic signals optimization Intersection control evaluation
原文传递
RCS-900系列保护装置与2048kbit/s复用通道时钟的配合 被引量:5
5
作者 王爱玲 陈新南 +4 位作者 刘捷 曹树江 王芊 金华锋 郑玉平 《电力系统自动化》 EI CSCD 北大核心 2007年第6期94-98,共5页
在RCS-900系列保护装置采用2048kbit/s复用通道的推广过程中,发现打开通道的输出再定时功能,并且将保护装置的通信时钟设置为内时钟方式时,保护装置接收信号会产生滑码。针对上述现象,研究了通道输出再定时对业务频率的影响,并测试了通... 在RCS-900系列保护装置采用2048kbit/s复用通道的推广过程中,发现打开通道的输出再定时功能,并且将保护装置的通信时钟设置为内时钟方式时,保护装置接收信号会产生滑码。针对上述现象,研究了通道输出再定时对业务频率的影响,并测试了通道输出再定时以及两侧保护装置通信发送时钟在各种模式组合下的业务传送效果。研究结果表明:通道输出再定时能把来自数字同步网的定时基准信号和业务数据信号合成在一起送给外接继电保护装置;打开通道输出再定时功能时,需将继电保护装置通信时钟设置为“从—从”方式;关闭通道输出再定时功能时,至少将一侧继电保护的通信时钟设置为内时钟方式。 展开更多
关键词 线路保护装置 复用通道 再定时 通信时钟 滑码
下载PDF
Integrated Performance Measures for Bus Rapid Transit System and Traffic Signal Systems Using Trajectory Data
6
作者 Jijo Kulathintekizhakethil Mathew Howell Li +2 位作者 Enrique Saldivar-Carrranza Matthew Duffy Darcy Michael Bullock 《Journal of Transportation Technologies》 2022年第4期833-860,共28页
Bus rapid transit (BRT) systems have been implemented in many cities over the past two decades. Widespread adoption of General Transit Feed Specification (GTFS), the deployment of high-fidelity bus GPS data tracking, ... Bus rapid transit (BRT) systems have been implemented in many cities over the past two decades. Widespread adoption of General Transit Feed Specification (GTFS), the deployment of high-fidelity bus GPS data tracking, and anonymized high-fidelity connected vehicle data from private vehicles have provided new opportunities for performance measures that can be used by both transit agencies and traffic signal system operators. This paper describes the use of trajectory-based data to develop performance measures for a BRT system in Indianapolis, Indiana. Over 3 million data records during the 3-month period between March and May 2022 are analyzed to develop visualizations and performance metrics. A methodology to estimate the average delay and schedule adherence is presented along a route comprised of 74 signals and 28 bus stations. Additionally, this research demonstrates how these performance measures can be used to evaluate dedicated and non-dedicated bus lanes with general traffic. Travel times and reliability of buses are compared with nearly 30 million private vehicle trips. Results show that median travel time for buses on dedicated bi-directional lanes is within one minute of general traffic and during peak periods the buses are often faster. Schedule adherence was observed to be more challenging, with approximately 3% of buses arriving within 1 minute on average during the 5AM hour and 5% of buses arriving 6 - 9 minutes late during the 5PM hour. The framework and performance measures presented in this research provide agencies and transportation professionals with tools to identify opportunities for adjustments and to justify investment decisions. 展开更多
关键词 Connected Vehicle Trajectory Bus Rapid Transit Performance Traffic Signal retiming Schedules
下载PDF
微控制器的流水线设计及时序优化 被引量:1
7
作者 胡敏杰 邬齐荣 龚敏 《四川大学学报(自然科学版)》 CAS CSCD 北大核心 2007年第3期603-607,共5页
基于时序最优化原则和微控器体系结构原理,从指令执行机构和数据运算通路两方面入手,改进微控器的时序部件,从而提升了系统最高工作频率.最后,对比给出时序分析结果,验证前述理论分析.
关键词 流水线 数字信号处理 寄存器平衡 微控制器 数据通路
下载PDF
GSM-R基站子系统同步方案研究 被引量:2
8
作者 代赛 杨柳 孙斌 《铁道通信信号》 2020年第3期52-56,共5页
介绍了目前GSM-R系统同步组网结构,总结了该组网结构与国内外行业标准的差别;对比分析了再定时、外部时钟输入和空口软同步3种时钟同步改进方案的优缺点;在实验室搭建测试环境,分2种场景对再定时功能进行了测试,得出再定时功能更适用于... 介绍了目前GSM-R系统同步组网结构,总结了该组网结构与国内外行业标准的差别;对比分析了再定时、外部时钟输入和空口软同步3种时钟同步改进方案的优缺点;在实验室搭建测试环境,分2种场景对再定时功能进行了测试,得出再定时功能更适用于具有良好精度和稳定度的时钟参考源的传输设备;以郑西高铁故障为例.验证了再定时功能的作用和不足;根据工程投资和设备接口等情况,提出了4种同步组网建议方案,供工程设计和设备招标参考。 展开更多
关键词 铁路数字移动通信系统 时钟同步 再定时
下载PDF
关于再定时对于E1时钟传送性能影响的测试及分析 被引量:2
9
作者 于天泽 程华 于佳亮 《电信工程技术与标准化》 2013年第9期64-67,共4页
阐述了SDH的E1支路"再定时"功能,指出目前业内基本不采用的现实情况,并通过实际测试验证"再定时"对于提高时钟信号质量的效果,详细介绍了测试的步骤和方法,并提出明确的建议。
关键词 SDH 时钟同步 再定时 测试
下载PDF
H20-20 IXP2000调度交换系统在SDH设备中的透明延伸 被引量:1
10
作者 徐红娜 纪会争 许长忠 《华北电力技术》 CAS 2005年第B11期96-99,共4页
对HARRIS IXP2000调度交换机系统下数字调度台及普通分机远距离传输方案进行了详细的描述。提供了SDH光端机为终端设备在2Mbit/s业务码流中提取同步信号的方法,阐述了E1远端模块的性能特点。
关键词 调度分机 SDH 再定时 E1远端模块
下载PDF
基于重定时的高性能控制电路间接测试生成方法
11
作者 黄祖兰 叶以正 《电子学报》 EI CAS CSCD 北大核心 2000年第2期83-86,共4页
对性能驱动控制逻辑进行测试生成难度较大 ,通常要加入可测性结构 ,但会影响原电路优化性能并增加生产成本 .本文以重定时理论为基础 ,提出了对高性能时序电路进行间接测试生成的方法 ,这种方法在不影响原电路任何优化特性的前提下 ,可... 对性能驱动控制逻辑进行测试生成难度较大 ,通常要加入可测性结构 ,但会影响原电路优化性能并增加生产成本 .本文以重定时理论为基础 ,提出了对高性能时序电路进行间接测试生成的方法 ,这种方法在不影响原电路任何优化特性的前提下 ,可显著降低测试生成时间 ,提高测试生成质量 .在ISCAS’ 89部分基准电路进行实验 。 展开更多
关键词 重定时 VLSI 时序电路 间接测试 逻辑电路
下载PDF
同步时序电路优化中的时序重构技术
12
作者 张岩 叶以正 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1997年第5期408-413,共6页
本文论述了自80年代初以来,同步时序电路优化方法中出现的时序重构技术的基本理论、方法和应用,并指出了此技术进一步实用化的几种方法。
关键词 同上时序电路 优化 时序重构 逻辑电路
下载PDF
以时间裕量为参数的时序电路再综合算法 被引量:1
13
作者 李鹏 兰巨龙 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2010年第9期1449-1454,共6页
为了有效地利用时序电路中普遍存在的时间裕量来提高再综合算法的面积优化效率,对时间裕量概念进行拓展,制定了基于时间裕量参数的再综合取舍判断准则;用局部重定时消除寄存器对布尔可满足性映射范围的限制,并通过全局重定时保证整个时... 为了有效地利用时序电路中普遍存在的时间裕量来提高再综合算法的面积优化效率,对时间裕量概念进行拓展,制定了基于时间裕量参数的再综合取舍判断准则;用局部重定时消除寄存器对布尔可满足性映射范围的限制,并通过全局重定时保证整个时序电路满足时钟周期的要求.实验结果表明,文中算法是有效的. 展开更多
关键词 时间裕量 时序电路 布尔可满足性 重定时
下载PDF
基于重定时的时序逻辑优化策略
14
作者 黄祖兰 叶以正 《计算机研究与发展》 EI CSCD 北大核心 2000年第4期430-434,共5页
提出了一种去除同步时序电路中冗余逻辑的方法 .针对时序冗余难于识别的问题 ,这种方法引入重定时技术 ,将电路中的时序冗余转换为冗余的组合逻辑 ,然后利用已有的比较成熟的组合逻辑优化工具将其去除 .这样避免了提取电路的状态表及对... 提出了一种去除同步时序电路中冗余逻辑的方法 .针对时序冗余难于识别的问题 ,这种方法引入重定时技术 ,将电路中的时序冗余转换为冗余的组合逻辑 ,然后利用已有的比较成熟的组合逻辑优化工具将其去除 .这样避免了提取电路的状态表及对电路状态空间的遍历 ,从而能够大大降低时序电路冗余识别和去除的复杂度 .将相关算法应用于 ISCAS'89基准电路集 。 展开更多
关键词 同步时序电路 重定时 时序冗余 故障 组合冗余
下载PDF
一种高性能数字下变频硬件计算结构 被引量:1
15
作者 王超 谢憬 封成冬 《信息技术》 2014年第7期94-97,共4页
数字下变频是软件无线电的核心技术,随着通信技术的发展,如今对其处理速度要求越来越高。现提出了一种高性能的数字下变频硬件计算结构,使用CORDIC,流水线划分,重定时等技术来优化数字下变频各个模块的硬件结构。通过和传统设计方案的... 数字下变频是软件无线电的核心技术,随着通信技术的发展,如今对其处理速度要求越来越高。现提出了一种高性能的数字下变频硬件计算结构,使用CORDIC,流水线划分,重定时等技术来优化数字下变频各个模块的硬件结构。通过和传统设计方案的实验比较,证明了本方案能在将FPGA总体资源使用等效门数减少29.54%的情况下,将最高数据吞吐率提升6.74倍。 展开更多
关键词 数字下变频 结构优化 流水线 重定时
下载PDF
利用SDH网络建立统一的同步网传送、分配平台
16
作者 杨利刚 《电信建设》 2002年第6期48-53,共6页
讨论了北京通信同步网的发 展过程和现状、对现有PDH传送同 步信号的方式与SDH传送同步信号 的方式进行了比较、论述。提出了 利用SDH设备的Retiming功能,在SDH 传输系统上建立统一的同步网传 送、分配平台的观点。
关键词 同步网传送 同步网 PDH SDH retiming 同步网分配 同步数字体系
下载PDF
Incremental Min-Period Retiming Algorithm for FPGA Synthesis Based on Influence of Fan-Outs
17
作者 郝亚男 杨海钢 +2 位作者 崔秀海 谭宜涛 路宝珠 《Transactions of Tianjin University》 EI CAS 2012年第4期259-265,共7页
An improved linear-time retiming algorithm is proposed to incrementally optimize the clock period, espe cially considering the influence of the in-out degree of the critical combinational elements. Firslly, the critic... An improved linear-time retiming algorithm is proposed to incrementally optimize the clock period, espe cially considering the influence of the in-out degree of the critical combinational elements. Firslly, the critical elements are selected from all the critical combinational elements to retime. Secondly, for the nodes that cannot be performed with such retiming, register sharing is implemented while the path delay is kept unchanged. The incremental algorithm can be applied with the technology mapping to minimize the critical path delay and obtain fewer registers in the re- timed circuit with the near-optimal clock period. Compared with Singh's incremental algorithm, experiments show that the proposed algorithm can reduce the flip-flop count by 11% and look-up table (LUT) count by 5% while improv- ing the minimum clock period by 6%. The runtime is also reduced by 9% of the design flow. 展开更多
关键词 linear-time retiming sequential optimization sharing register field programmable gate array (FPGA)
下载PDF
Research and Implementation of SDH Retiming Mechanism
18
作者 周联红 《High Technology Letters》 EI CAS 2001年第3期11-14,共4页
The research and implementation of SDH retiming mechanism were discussed. SDH system is more cost effective than PDH system for high bit rates. In SDH network, transport network channel have timing transparency when t... The research and implementation of SDH retiming mechanism were discussed. SDH system is more cost effective than PDH system for high bit rates. In SDH network, transport network channel have timing transparency when transporting PDH signals between two devices having similar interfaces. It is found that the implementation of SDH in the telecommunication networks improves the quality of mobile telecommunication. 展开更多
关键词 SDH SYNCHRONIZATION retiming FIFO
下载PDF
一种基于路径分类的时序重构算法
19
作者 周长江 常青 《微计算机应用》 2006年第5期570-573,共4页
讨论了FEAS算法的实现问题,对FEAS算法进行了改进,并提出一种能快速的完成同步时序电路的时序重构变换的方法。通过基于ISCAS89标准测试电路的试验数据,说明了这种算法能快速的完成同步时序电路的时序重构变换。
关键词 时序重构 同步时序电路 电路优化 电路综合 电子设计自动化
下载PDF
判定有效时序重构变换存在的时序约束条件
20
作者 张岩 喻明艳 +2 位作者 黄祖兰 陈昕 叶以正 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 1998年第1期73-75,90,共4页
讨论了时序重构优化的基本概念和算法,在改进的同步时序电路有向图表示的基础上,提出了一种判定有效时序重构变换存在时序约束条件的精确生成方法,结果表明在改进的有向图基础上运用此方法的时序重构优化算法能够得到比以前的算法更... 讨论了时序重构优化的基本概念和算法,在改进的同步时序电路有向图表示的基础上,提出了一种判定有效时序重构变换存在时序约束条件的精确生成方法,结果表明在改进的有向图基础上运用此方法的时序重构优化算法能够得到比以前的算法更加优化的时钟周期。 展开更多
关键词 同步时序电路 时序重构 时序约束条件
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部