期刊文献+

同步时序电路优化中的时序重构技术

RETIMING IN SYNCHRONOUS LOGIC CIRCUIT OPTIMIZATION
下载PDF
导出
摘要 本文论述了自80年代初以来,同步时序电路优化方法中出现的时序重构技术的基本理论、方法和应用,并指出了此技术进一步实用化的几种方法。 This paper reviews the theory, method and application on retiming in synchronous logic circuit, which has been developed since 1980s. Prospect is also given for retiming applications.
作者 张岩 叶以正
出处 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1997年第5期408-413,共6页 Journal of Computer-Aided Design & Computer Graphics
关键词 同上时序电路 优化 时序重构 逻辑电路 synchronous logic circuit, synthesis and optimization, retiming.
  • 相关文献

参考文献1

  • 1Hu Xiaobo,IEEE Trans CAD Integr Syst,1994年,13卷,12期,1441页 被引量:1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部