-
题名一种通用并行CRC计算原理及其实现
被引量：6
- 1
-
-
作者
许培培
贾铂奇
余金培
刘会杰
龚文斌
-
机构
中国科学院上海微系统与信息技术研究所
中国科学院研究生院
-
出处
《微计算机信息》
2010年第27期110-111,167,共3页
-
文摘
基于多项式除法提出一种单字节高速并行CRC算法,利用此单字节CRC校验码和任意多字节CRC校验码之间的逻辑关系,用单字节高速并行CRC算法可以实现任意字节长度数据的CRC校验码计算。基于FPGA器件以CRC-16编码为例,布线后仿真结果表明该算法在并行度为8-bit和16-bit时数据吞吐率分别可以达到1159.4Mbps和2253.5Mbps,与已有的查表法和其他并行CRC算法相比,该算法具有速度高、节省逻辑资源的特点。
-
关键词
并行crc
检错
多项式除法
FPGA
-
Keywords
parallel crc
error check
polynomial-division
FPGA（Shanghai Institute of Micro-system and Information technology Chinese Academy Of Science
Shanghai 200050
China） （Graduate School of Chinese Academy of Science Beijing
100039
China）
-
分类号
TP301
[自动化与计算机技术—计算机系统结构]
-
-
题名基于FPGA的EnDat协议绝对式光栅尺通讯实现
- 2
-
-
作者
柯帮维
杨志军
彭皓
阳志林
白有盾
-
机构
广东工业大学
佛山市华道超精科技有限公司
-
出处
《仪表技术与传感器》
CSCD
北大核心
2022年第12期40-44,共5页
-
基金
国家自然科学基金项目(51905107,51875108)
广东省自然科学基金项目(2019A1515012004)。
-
文摘
为了满足高速精密运动控制对光栅尺信号的实时反馈的要求,设计了基于FPGA的EnDat 2.2协议接口模块和上位机。针对EnDat 2.2协议的通信传输方式及光栅解码要求,采用状态机设计了解码模块,并通过Modelsim仿真工具验证时序。利用FPGA和MAX485模块组成硬件电路,通过解码模块和CRC校验模块对光栅尺信号进行数据处理,最后把解码并验证成功的位置和参数信息通过串口发送到上位机显示。仿真与实测结果表明该数据采集系统位置采集周期小于40μs,能够满足25 kHz的控制要求,并且成功发送位置值到GUI上位机显示。
-
关键词
FPGA
EnDat协议
绝对式光栅尺
并行crc校验
串口
GUI
-
Keywords
FPGA
EnDat protocol
absolute grating ruler
parallel crc check
serial port
GUI
-
分类号
TP274
[自动化与计算机技术—检测技术与自动化装置]
-
-
题名基于CRC的防污染网络编码方案
被引量：1
- 3
-
-
作者
周赵斌
许力
李世唐
-
机构
福建师范大学福建省网络安全与密码技术重点实验室
-
出处
《计算机系统应用》
2016年第1期101-106,共6页
-
基金
国家自然科学基金(61072080)
福建省高校产学合作科技重大项目(2011H6008)
福建省2013年战略性新兴产业技术开发项目(闽发改高技[2013]266号)
-
文摘
网络编码的直接应用容易遭受污染攻击,我们针对这一安全性问题,给出了一种基于CRC校验码的防污染网络编码方案.该方案首先通过引入快速的并行CRC校验码和消息时间戳的设计理念,然后结合具有同态性质的RSA签名算法,来确保校验码和时间戳的安全.从该方案的安全性方面和效率方面进行分析表明:网络编码、并行逆序CRC检验码和消息时间戳三者的结合可以有效地抵抗污染攻击和重放攻击,并且大大地降低节点的计算代价,提高了网络的吞吐量.
-
关键词
网络编码
污染攻击
并行crc校验码
时间戳
-
Keywords
network coding
pollution attacks
parallel crc check code
timestamp
-
分类号
TP393.08
[自动化与计算机技术—计算机应用技术]
-
