期刊文献+
共找到148篇文章
< 1 2 8 >
每页显示 20 50 100
龙芯1号处理器结构设计 被引量:53
1
作者 胡伟武 唐志敏 《计算机学报》 EI CSCD 北大核心 2003年第4期385-396,共12页
首先介绍了龙芯处理器的研制背景及其技术路线 .分析了龙芯处理器坚持高性能定位、稳扎稳打的设计策略以及兼容主流处理器的原因 ,并指出在目前达到与国外相同主频的客观条件不具备的情况下 ,应走通过优化处理器结构来提高性能的道路 ,... 首先介绍了龙芯处理器的研制背景及其技术路线 .分析了龙芯处理器坚持高性能定位、稳扎稳打的设计策略以及兼容主流处理器的原因 ,并指出在目前达到与国外相同主频的客观条件不具备的情况下 ,应走通过优化处理器结构来提高性能的道路 ,并以处理器结构技术的突破为根本 .然后介绍了龙芯 1号处理器的体系结构设计 ,包括基于操作队列复用的动态流水线设计、在乱序执行的情况下实现精确例外处理、取指与转移控制结构、存储管理以及针对缓冲区溢出攻击的系统安全设计等等 .测试表明龙芯 1号处理器的指令流水线效率高 ,其安全设计能有效防范使用缓冲区溢出技术进行的网络攻击 .但龙芯 1号处理器的Cache过小 。 展开更多
关键词 龙芯1号处理器 结构设计 指令流水线 性能分析 计算机 微处理器
下载PDF
多核处理器的关键技术及其发展趋势 被引量:47
2
作者 黄国睿 张平 魏广博 《计算机工程与设计》 CSCD 北大核心 2009年第10期2414-2418,共5页
多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。介绍了Hydra、Cell、RAW这3种典型的多核处理器结构,重点讨论了核心结构选择、存储结构设计、片上通信、低功耗、操作系统设计、软件应用开发等7个影响当前... 多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。介绍了Hydra、Cell、RAW这3种典型的多核处理器结构,重点讨论了核心结构选择、存储结构设计、片上通信、低功耗、操作系统设计、软件应用开发等7个影响当前多核处理器发展的关键技术,最后得出多核处理器的未来将呈现众核、低功耗和异构结构3种发展趋势。 展开更多
关键词 多核处理器结构 存储结构 片上通信 低功耗 异构
下载PDF
开放式PC型运动控制器的研究 被引量:6
3
作者 康存锋 杨建武 +2 位作者 费仁元 陈卫福 黄旭东 《中国机械工程》 EI CAS CSCD 北大核心 2004年第9期800-802,共3页
结合开放式数控系统对于系统互换性、可伸缩性、可移植性、互操作性和可扩展性的需求 ,提出了一种基于SERCOS接口的开放式PC型运动控制器的体系结构 ,构建了它的软硬件平台。此结构采用插在计算机中被动式SERCOS接口卡来实现对驱动器和... 结合开放式数控系统对于系统互换性、可伸缩性、可移植性、互操作性和可扩展性的需求 ,提出了一种基于SERCOS接口的开放式PC型运动控制器的体系结构 ,构建了它的软硬件平台。此结构采用插在计算机中被动式SERCOS接口卡来实现对驱动器和I/O站的控制 ,省去了专用的CNC卡和PLC卡 ,从而简化了系统的硬件结构 ,使得控制系统的主控功能软件化 ,有利于软件模块的重用和扩充。在控制系统软件的实现方法上 ,采用Win32进程非实时任务 ,RTX进程管理实时任务 ,两个进程之间的数据交换通过共享内存来完成。 展开更多
关键词 SERCOS接口 运动控制器 共享区 体系结构
下载PDF
开放式PC型多轴运动控制系统 被引量:10
4
作者 习俊梅 廖高华 《机床与液压》 北大核心 2008年第11期91-93,共3页
结合开放式系统需求,开发了一种开放式运动控制系统。基于PC平台,以运动控制卡为核心,通过PID调节,实现运动控制系统的有关功能和操作,在控制系统软件的实现方法上,采用Win32进程非实时任务及RTX进程管理实时任务,使两个进程之间的数据... 结合开放式系统需求,开发了一种开放式运动控制系统。基于PC平台,以运动控制卡为核心,通过PID调节,实现运动控制系统的有关功能和操作,在控制系统软件的实现方法上,采用Win32进程非实时任务及RTX进程管理实时任务,使两个进程之间的数据交换通过共享内存来完成。实验表明,系统运动速度最高达0.5m/s,运动速度误差小于5%,位置误差小于1mm,可以实现人机接口的定制和实时控制部件的参数化,具有轨迹行程精确、响应速度快、定位准确度高等性能。 展开更多
关键词 运动控制 共享区 开放式 体系结构
下载PDF
弹载固态记录器高速存储体系结构设计 被引量:9
5
作者 甄国涌 单彦虎 《计算机工程》 CAS CSCD 2013年第3期275-278,共4页
为满足飞行器遥测中存储设备大容量、高带宽、易于扩展的要求,研究提高大容量存储器存储访问速度的方法,基于流水线并行存储技术,设计一种新的固态记录器高速存储体系结构。对其存储速度进行分析,结果表明理论最高写入速度可达300 MB/s... 为满足飞行器遥测中存储设备大容量、高带宽、易于扩展的要求,研究提高大容量存储器存储访问速度的方法,基于流水线并行存储技术,设计一种新的固态记录器高速存储体系结构。对其存储速度进行分析,结果表明理论最高写入速度可达300 MB/s,在某弹载回波存储器中能实现200 MB/s的数据存储,飞行试验结果也验证了该存储体系结构具有较高的可靠性。 展开更多
关键词 遥测 弹载记录器 闪存 存储体系结构 流水线 交替双平面编程
下载PDF
记忆·场所·城市——从心理学、社会学角度对城市与建筑的再思考 被引量:7
6
作者 朱蓉 《重庆建筑大学学报》 EI CSCD 北大核心 2007年第5期23-25,共3页
所有的城市都包含了记忆的因素。城市的记忆作为一种宝贵的资源,通过显性物质实体与文化心理潜质在现实、未来中存在、变化与延续着,它成为城市人感知、体验与理解自身与其生存环境在时间因素中延承变换的基本脉络线索。文中以"记... 所有的城市都包含了记忆的因素。城市的记忆作为一种宝贵的资源,通过显性物质实体与文化心理潜质在现实、未来中存在、变化与延续着,它成为城市人感知、体验与理解自身与其生存环境在时间因素中延承变换的基本脉络线索。文中以"记忆"概念切入时间、空间、人与环境等基本要素关系,试图采用跨学科领域的研究方法,从心理学与社会学视角对城市与建筑的本质进行再思考,进而探讨城市设计与城市历史文化保护工作中深层的意识形态与价值取向问题。 展开更多
关键词 记忆 城市 建筑
下载PDF
高速瓦楞纸板横切机控制系统的研究 被引量:8
7
作者 康存锋 费仁元 +1 位作者 陈卫福 黄旭东 《机械科学与技术》 CSCD 北大核心 2003年第S1期25-27,39,共4页
结合造纸业中横切机改造和发展的需求 ,在完成对横切机控制原理和算法分析的基础上 ,提出了一种新的横切机控制系统的体系结构 ,此结构采用插在计算机中 Soft SERCANS卡作为控制软件与底层执行部件的接口 ,使得控制系统的主控功能软件... 结合造纸业中横切机改造和发展的需求 ,在完成对横切机控制原理和算法分析的基础上 ,提出了一种新的横切机控制系统的体系结构 ,此结构采用插在计算机中 Soft SERCANS卡作为控制软件与底层执行部件的接口 ,使得控制系统的主控功能软件化。在 Windows NT中嵌入实时 RTX子系统 ,采用 Visual C++面向对象编程 ,通过创建共享内存来实现进程间的通讯 ,利用多线程来实现多任务的执行 ,最终完成了应用软件的设计 ,经过实验验证此系统在送纸轮的速度达到 2 0 0 m/ m in的情况下 ,剪切 2 0 0 0 mm长的瓦楞纸的精度可控制在± 0 .5 展开更多
关键词 SoftSERCANS 共享区 体系结构
下载PDF
大地的纪念——汶川映秀镇地震纪念体系规划及震中纪念地设计 被引量:8
8
作者 何正强 何镜堂 +2 位作者 郑少鹏 陈晓虹 郭卫宏 《建筑学报》 北大核心 2010年第9期27-32,共6页
通过映秀灾后重建的地震纪念项目实践,尝试回应如何在地震纪念性场所中,在保存集体记忆与关爱个人情感之间达到某种张力,在宏大叙事与细致描摹之间寻找某种平衡,在传达积极的群体价值观的同时,贴近每一个人的心灵。
关键词 灾后重建 集体记忆 个体关怀 纪念性 地景建筑
原文传递
时间·记忆·空间 被引量:7
9
作者 沈克宁 《时代建筑》 2008年第6期24-25,共2页
时间周而复始,时间变亦不变,在连续变化的阶段中"绵延"表现了持续性和存留。知觉和体验在时间与场所空间中获得。在时间的绵延中记忆将空间体验在意识中浮现并得以重新体验。情景构成了城市建筑的记忆。记忆是现时对过去的再... 时间周而复始,时间变亦不变,在连续变化的阶段中"绵延"表现了持续性和存留。知觉和体验在时间与场所空间中获得。在时间的绵延中记忆将空间体验在意识中浮现并得以重新体验。情景构成了城市建筑的记忆。记忆是现时对过去的再体验,是空间结构的向导,是时间的度衡。体验的"生活时间"由记忆衡量。在日常生活的体验中,建筑空间构成了"生活时间"的衡量框架。时间中具体的空间和建筑体验永远是知觉建筑现象学的基石。 展开更多
关键词 空间 时间 记忆 体验 知觉 建筑现象学
下载PDF
基于Chiplet的三维集成计算与存储架构
10
作者 单光宝 凡翔 +1 位作者 郑彦文 曹会华 《电子与封装》 2024年第9期1-11,共11页
5G通信、人工智能、物联网技术的蓬勃发展对计算与存储系统架构提出了更高需求。传统二维计算与存储架构无法满足当下计算密集型应用对延时、带宽和能效的需求。基于Chiplet的三维集成架构可以有效解决传统二维计算与存储系统性能优化... 5G通信、人工智能、物联网技术的蓬勃发展对计算与存储系统架构提出了更高需求。传统二维计算与存储架构无法满足当下计算密集型应用对延时、带宽和能效的需求。基于Chiplet的三维集成架构可以有效解决传统二维计算与存储系统性能优化面临的诸多瓶颈。回顾了基于Chiplet的计算与存储架构,介绍了单片多核、异构多核及基于Chiplet的三维集成架构,概述了基于Chiplet的主流存储架构与新兴的存算一体架构,并对计算架构与存储架构分别进行了比较与讨论。给出了基于Chiplet的三维集成计算与存储架构设计面临的挑战和未来发展方向。 展开更多
关键词 Chiplet 三维集成 计算架构 存储架构 存算一体架构
下载PDF
Approximate Similarity-Aware Compression for Non-Volatile Main Memory
11
作者 陈章玉 华宇 +2 位作者 左鹏飞 孙园园 郭云程 《Journal of Computer Science & Technology》 SCIE EI CSCD 2024年第1期63-81,共19页
Image bitmaps,i.e.,data containing pixels and visual perception,have been widely used in emerging applica-tions for pixel operations while consuming lots of memory space and energy.Compared with legacy DRAM(dynamic ra... Image bitmaps,i.e.,data containing pixels and visual perception,have been widely used in emerging applica-tions for pixel operations while consuming lots of memory space and energy.Compared with legacy DRAM(dynamic ran-dom access memory),non-volatile memories(NVMs)are suitable for bitmap storage due to the salient features of high density and intrinsic durability.However,writing NVMs suffers from higher energy consumption and latency compared with read accesses.Existing precise or approximate compression schemes in NVM controllers show limited performance for bitmaps due to the irregular data patterns and variance in bitmaps.We observe the pixel-level similarity when writing bitmaps due to the analogous contents in adjacent pixels.By exploiting the pixel-level similarity,we propose SimCom,an approximate similarity-aware compression scheme in the NVM module controller,to efficiently compress data for each write access on-the-fly.The idea behind SimCom is to compress continuous similar words into the pairs of base words with runs.The storage costs for small runs are further mitigated by reusing the least significant bits of base words.SimCom adaptively selects an appropriate compression mode for various bitmap formats,thus achieving an efficient trade-off be-tween quality and memory performance.We implement SimCom on GEM5/zsim with NVMain and evaluate the perfor-mance with real-world image/video workloads.Our results demonstrate the efficacy and efficiency of our SimCom with an efficient quality-performance trade-off. 展开更多
关键词 approximate computing data compression memory architecture non-volatile memory
原文传递
浅谈城市记忆对城市更新建设的引导与控制 被引量:5
12
作者 赵潇欣 王舒啸 《南方建筑》 2013年第6期108-112,共5页
长期以来我们一直强调要保护城市历史文化建筑,而城市的发展又必然需要拆除历史建筑,创造新建筑,而新建筑又终将成为历史。发展和保护在多数人眼中是一个矛盾的问题。当紫禁城被作为博物馆展览时,其实作为一个宫殿建筑,它已经死亡了,只... 长期以来我们一直强调要保护城市历史文化建筑,而城市的发展又必然需要拆除历史建筑,创造新建筑,而新建筑又终将成为历史。发展和保护在多数人眼中是一个矛盾的问题。当紫禁城被作为博物馆展览时,其实作为一个宫殿建筑,它已经死亡了,只不过是一个标本而已。一个城市中建筑的记忆是短暂的,而空间结构则是一个城市所独有的长期记忆。 展开更多
关键词 记忆 城市更新 建筑 人本主义
下载PDF
基础数学库中的层次结构寄存器分配策略 被引量:5
13
作者 郭正红 郭绍忠 《计算机工程》 CAS CSCD 2012年第24期266-268,271,共4页
针对基础数学库中的寄存器分配特点,提出一种基于多级分层策略的寄存器分配策略。考虑各类寄存器的使用特点,采用多级分层模型,合理地使用寄存器资源,缓解基础数学中寄存器资源不足的情况,减少甚至避免寄存器分配过程中产生的溢出,达到... 针对基础数学库中的寄存器分配特点,提出一种基于多级分层策略的寄存器分配策略。考虑各类寄存器的使用特点,采用多级分层模型,合理地使用寄存器资源,缓解基础数学中寄存器资源不足的情况,减少甚至避免寄存器分配过程中产生的溢出,达到提高数学库性能的目的。实验结果证明,该分配策略能够将数学库中的函数性能提高6%以上。 展开更多
关键词 数学库 寄存器分配 访存 层次结构 性能优化 溢出
下载PDF
基于场所记忆传承的旧厂区空间改造研究——以龙泉市国境药厂为例
14
作者 侯劭龙 刘少帅 《城市建筑空间》 2023年第1期63-65,共3页
城市遗存的旧厂区是独特的历史记忆载体,如何使其在当代重新焕发活力是广受关注的议题。以传承场所记忆为策略,结合地域文化特征对浙江省龙泉市国境药厂进行空间改造研究。运用可循环、可持续的设计方法,最大化利用厂区既有条件,在传承... 城市遗存的旧厂区是独特的历史记忆载体,如何使其在当代重新焕发活力是广受关注的议题。以传承场所记忆为策略,结合地域文化特征对浙江省龙泉市国境药厂进行空间改造研究。运用可循环、可持续的设计方法,最大化利用厂区既有条件,在传承城市历史记忆的同时重新激发当地人居环境活力,使其成为连接龙泉市历史与未来的纽带。 展开更多
关键词 场所记忆 旧厂区改造 可持续建筑 循环活化 历史文脉
下载PDF
面向非易失内存的结构和系统级设计与优化综述 被引量:3
15
作者 孙广宇 舒继武 王鹏 《华东师范大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第5期72-81,共10页
当今各类计算机应用都进入一个飞速发展的阶段,无论是"计算密集型"还是"存储密集型"应用都对存储系统的容量、性能以及功耗不断提出更高的要求.然而,由于传统内存工艺(DRAM)的发展落后于计算逻辑工艺(CMOS),基于DRA... 当今各类计算机应用都进入一个飞速发展的阶段,无论是"计算密集型"还是"存储密集型"应用都对存储系统的容量、性能以及功耗不断提出更高的要求.然而,由于传统内存工艺(DRAM)的发展落后于计算逻辑工艺(CMOS),基于DRAM的内存设计逐渐无法满足这些设计需求.同时,基于HDD的外存性能与DRAM主存间的差距也逐渐增加.而各种非易失存储工艺取得长足的进步,为解决这一问题提供了新的机遇.本文就近年来针对非易失内存的结构和系统级设计与优化的研究工作进行综述,揭示非易失内存对存储系统的性能、功耗等都有明显的改善. 展开更多
关键词 非易失存储 存储类内存 存储结构 文件系统 I/O接口
下载PDF
计算机高速缓冲存储器体系结构分析 被引量:3
16
作者 王珏 《航空计算技术》 2006年第3期29-33,共5页
通过对片外和片内高速缓冲存储器体系结构的总结与评价,着重分析了片内Cache与处理器核心部件、外部存储器之间的连接关系,并通过对于普林斯顿结构和哈佛结构的优缺点的讨论和分析可知,片内两级Cache结构中,一级Cache适用于哈佛结构,这... 通过对片外和片内高速缓冲存储器体系结构的总结与评价,着重分析了片内Cache与处理器核心部件、外部存储器之间的连接关系,并通过对于普林斯顿结构和哈佛结构的优缺点的讨论和分析可知,片内两级Cache结构中,一级Cache适用于哈佛结构,这样使得最接近处理器操作部件的Cache分开,消除数据引用和指令引用的冲突,远离操作部件的二级Cache则采用普林斯顿结构,可以动态调节指令和数据在其中的分配比例。这种综合的两级Cache体系结构,兼容了哈佛结构和普林斯顿结构的优势,弥补了二者的缺陷,充分发挥片内Cache的作用。 展开更多
关键词 高速缓冲存储器 CACHE 体系结构 一致性 普林斯顿和哈佛结构
下载PDF
基于国产平台的非易失功能模拟方法
17
作者 李欣泽 孙大东 +1 位作者 濮约刚 马帅 《计算机工程与设计》 北大核心 2022年第2期488-494,共7页
为满足工程实践中对非易失内存的需求,在不对自主通用服务器主板进行重新设计修改的前提下,设计并实现一种基于软件模拟方法。通过修改操作系统内核以及驱动,将普通的易失性内存模拟为非易失内存,实现关机时数据保存以及开机时数据恢复... 为满足工程实践中对非易失内存的需求,在不对自主通用服务器主板进行重新设计修改的前提下,设计并实现一种基于软件模拟方法。通过修改操作系统内核以及驱动,将普通的易失性内存模拟为非易失内存,实现关机时数据保存以及开机时数据恢复功能。通过与NVDIMM-N非易失内存在执行时间以及读写性能方面进行对比,采用该模拟方法达到的效果整体上优于使用NVDIMM-N非易失内存设备。 展开更多
关键词 非易失内存 持久内存 存储级内存 内存架构 软件模拟 动态分配 国产平台
下载PDF
Meteoric固态盘设计中的并行性策略研究 被引量:3
18
作者 陈川 肖侬 赖明澈 《计算机研究与发展》 EI CSCD 北大核心 2011年第S1期283-288,共6页
闪存(Flashmemory)作为存储介质已经过了多次技术变革,固态硬盘代替传统硬盘已成为了趋势.提出了一种新型固态盘设计体系结构:Meteoric结构,其并行性策略利用挖掘开关级、总线级、芯片级3个层次的并行性来充分提高访问闪存的并行性.针... 闪存(Flashmemory)作为存储介质已经过了多次技术变革,固态硬盘代替传统硬盘已成为了趋势.提出了一种新型固态盘设计体系结构:Meteoric结构,其并行性策略利用挖掘开关级、总线级、芯片级3个层次的并行性来充分提高访问闪存的并行性.针对并行闪存系统的时钟精度仿真结果表明:通过对照实验验证了并行性对于整体性能具有较大的提升. 展开更多
关键词 闪存 Meteoric结构 并行策略 开关并行 总线并行 芯片并行
下载PDF
滑动窗口应用循环展开及其数据通路生成 被引量:2
19
作者 董亚卓 刘明政 +1 位作者 夏飞 窦勇 《计算机学报》 EI CSCD 北大核心 2008年第6期989-997,共9页
滑动窗口广泛应用于图像处理、模式识别和数字信号处理中,它具有数据量大、计算密集等特点.可重构硬件为滑动窗口应用提供了一个灵活高效的实现平台.文中基于一种存储、数据调度模型及其相应的数据通路生成技术,研究循环展开对滑动窗口... 滑动窗口广泛应用于图像处理、模式识别和数字信号处理中,它具有数据量大、计算密集等特点.可重构硬件为滑动窗口应用提供了一个灵活高效的实现平台.文中基于一种存储、数据调度模型及其相应的数据通路生成技术,研究循环展开对滑动窗口应用的面积、时钟频率和吞吐率的影响.实验结果表明内层循环展开相对于外层循环展开将带来更大的控制复杂度,增加了对芯片面积的需求,然而外层循环展开需要更多的存储资源保存重用数据;当片内存储模块个数增加到一定规模时,时钟频率将随着循环展开不断降低;不同维度的应用,吞吐率随循环展开提升程度不同. 展开更多
关键词 滑动窗口操作 高级综合 循环展开 数据通路 存储结构
下载PDF
三维众核片上处理器存储架构研究 被引量:3
20
作者 李丽 张宇昂 +3 位作者 傅玉祥 潘红兵 韩峰 郑维山 《南京大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第3期330-335,共6页
三维众核片上处理器的研究近年来逐渐引起了学术界的广泛关注.三维集成电路技术可以支持将不同工艺的存储器层集成到一颗芯片上,三维众核片上处理器可以集成更大的片上缓存以及主存储器.研究三维众核片上处理器存储架构,探索了集成SRAM ... 三维众核片上处理器的研究近年来逐渐引起了学术界的广泛关注.三维集成电路技术可以支持将不同工艺的存储器层集成到一颗芯片上,三维众核片上处理器可以集成更大的片上缓存以及主存储器.研究三维众核片上处理器存储架构,探索了集成SRAM L2cache层,DRAM主存储器层等,对三维众核片上处理器性能的影响.从仿真结果可知,相比集成1层L2cache,集成2层L2cache的三维众核片上处理器性能最大提高了55%,平均提高34%.将DRAM主存储器集成到片上最大可以提高三维众核片上处理器80%的系统性能,平均改善34.2%. 展开更多
关键词 三维集成电路 三维片上众核多处理器 非均匀高速缓存 存储器架构
下载PDF
上一页 1 2 8 下一页 到第
使用帮助 返回顶部