期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
“龙腾~RR2”微处理器流水线的设计及优化 被引量:9
1
作者 黄小平 樊晓桠 +1 位作者 贾琳 白永强 《微电子学与计算机》 CSCD 北大核心 2006年第2期144-147,共4页
32位RISC微处理器“龙腾R2”是西北工业大学航空微电子中心2005年设计的一款自主知识产权的嵌入式微处理器。采用PowerPC体系结构,六级流水线,具有独立的数据Cache和指令Cache。文章介绍“龙腾R2”处理器流水线的设计思想以及优化方... 32位RISC微处理器“龙腾R2”是西北工业大学航空微电子中心2005年设计的一款自主知识产权的嵌入式微处理器。采用PowerPC体系结构,六级流水线,具有独立的数据Cache和指令Cache。文章介绍“龙腾R2”处理器流水线的设计思想以及优化方案。重点介绍流水线中相关的解决方案、精确异常的实现以及流水线中指令预取级的设计与实现等。 展开更多
关键词 “龙腾R2”微处理器 流水线 优化 相关处理 异常 指令预取队列
下载PDF
以基本块为单位的非顺序指令预取 被引量:4
2
作者 沈立 戴葵 王志英 《计算机工程与科学》 CSCD 2003年第4期94-98,共5页
取指令能力的高低对微处理器的性能有很大影响。指令预取技术能够有效地降低指令Cache的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能。本文提出了一种由分支指令指导的、以基本块为单位的非顺序指令预取技术,每次预取... 取指令能力的高低对微处理器的性能有很大影响。指令预取技术能够有效地降低指令Cache的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能。本文提出了一种由分支指令指导的、以基本块为单位的非顺序指令预取技术,每次预取将一个完整的基本块读入指令Cache。这种方法使用静态策略分析程序行为,实现所需的硬件复杂度低。模拟结果显示,该方法能够有效地提高指令Cache访问的命中率。 展开更多
关键词 微处理器 指令处理模块 基本块 非顺序指令预取 执行模块
下载PDF
一种面向实时系统的程序基本块指令预取技术 被引量:4
3
作者 王恩东 倪璠 +2 位作者 陈继承 王洪伟 唐士斌 《软件学报》 EI CSCD 北大核心 2016年第9期2426-2442,共17页
面向通用计算机系统的指令预取技术无法满足实时系统的应用需求,其中一个重要原因是:无效预取引起的指令Cache内容污染使得实时任务WCET评估值不够精确,导致系统可调度性下降,严重影响系统效率.以简化实时任务WCET分析、降低任务WCET评... 面向通用计算机系统的指令预取技术无法满足实时系统的应用需求,其中一个重要原因是:无效预取引起的指令Cache内容污染使得实时任务WCET评估值不够精确,导致系统可调度性下降,严重影响系统效率.以简化实时任务WCET分析、降低任务WCET评估值为目标,提出一种基于程序基本块的指令预取方法.该方法以基本块为粒度执行指令预取,避免了传统指令预取技术引入的无效预取;通过简化最坏情况下的指令访问命中/缺失情况判定,简化任务WCET分析过程并优化WCET评估值.实时基准测试程序评估结果表明:与常规无预取方法相比,该预取方法可使实时任务WCET评估值降低约20%,平均执行情况下的指令Cache访问性能提升约10%. 展开更多
关键词 实时系统 最坏情况执行时间 高速缓存性能 指令预取 基本块
下载PDF
支持指令预取的多核缓存WCET分析方法 被引量:3
4
作者 安立奎 韩丽艳 《计算机工程》 CAS CSCD 北大核心 2018年第10期85-94,100,共11页
为确保硬实时任务满足时间截止期,需要分析硬实时任务的支持指令预取缓存,而现有方法多数仅限于单级指令缓存,不能用于嵌入式多核下支持指令预取的多级缓存分析。为此,在基于组缓存划分的多核模型下,通过对抽象解释的缓存分析模型进行... 为确保硬实时任务满足时间截止期,需要分析硬实时任务的支持指令预取缓存,而现有方法多数仅限于单级指令缓存,不能用于嵌入式多核下支持指令预取的多级缓存分析。为此,在基于组缓存划分的多核模型下,通过对抽象解释的缓存分析模型进行指令预取语义扩展,提出一种支持指令预取的多核缓存分析方法。实验结果表明,该方法安全性较高,能够提高多核下硬实时任务的预取缓存性能。 展开更多
关键词 嵌入式多核 硬实时任务 最差情况执行时间 指令预取 缓存划分
下载PDF
支持指令预取的两级指令缓存WCET分析 被引量:1
5
作者 韩丽艳 安立奎 《渤海大学学报(自然科学版)》 CAS 2017年第3期282-288,共7页
随着嵌入式实时系统中硬件的不断发展,许多处理器具有两级指令缓存并且支持指令预取技术.指令预取技术能否在两级指令缓存结构中广泛应用,取决于两级指令缓存下支持指令预取的缓存最坏情况执行时间(WCET,Worst-Case Execution Time)能... 随着嵌入式实时系统中硬件的不断发展,许多处理器具有两级指令缓存并且支持指令预取技术.指令预取技术能否在两级指令缓存结构中广泛应用,取决于两级指令缓存下支持指令预取的缓存最坏情况执行时间(WCET,Worst-Case Execution Time)能否被分析.目前虽然存在一些支持指令预取的缓存分析方法,但是它们都只能用于单层指令缓存,并不能用于多层组关联指令缓存WCET分析.通过扩展在两级指令缓存架构下缓存分析的支持指令预取的抽象语义,本文提出了基于抽象解释的支持指令预取的缓存WCET分析方法.本文分析指令预取对于L1指令缓存和L2指令缓存访存延迟和抽象缓存状态的影响,设计了支持指令预取的L1指令缓存和L2指令缓存访存延迟计算方法和缓存状态分析算法.本文实验中对不同的Benchmarks进行了分析,结果表明本文的支持指令预取的缓存WCET分析方法是有效的,在不同的指令预取度下,指令预取比没有指令预取的最坏情况下平均提升了19.3%的性能. 展开更多
关键词 最坏情况执行时间 抽象解释 指令预取 两级指令缓存
下载PDF
面向多核结构的自适应选择性指令主动推送技术 被引量:1
6
作者 张骏 梅魁志 赵季中 《小型微型计算机系统》 CSCD 北大核心 2013年第3期636-643,共8页
正确有效的指令预取策略是避免指令缺失的关键技术,程序流程改变时指令预取方向正确率不高、指令预取准确度和存储器带宽有效利用率较低是导致指令缺失的主要因素.本文提出基于置信度评估的自适应选择性指令主动推送技术ASIAP,一方面减... 正确有效的指令预取策略是避免指令缺失的关键技术,程序流程改变时指令预取方向正确率不高、指令预取准确度和存储器带宽有效利用率较低是导致指令缺失的主要因素.本文提出基于置信度评估的自适应选择性指令主动推送技术ASIAP,一方面减少无效指令预取的数量,进行精确指令预取,在避免Cache污染的同时提升指令预取的有效性;另一方面采用指令主动推送部件自适应选择性地完成部分非顺序指令预取请求,减少了取入错误路径上无用指令的可能.通过与Next_Line、Target_Line、Wrong_Path、BTA、Markov和CFGP等策略的对比,在2-16内核配置下,ASIAP策略相对于其它策略准确性平均提升3.7%-28.71%;L1 I-cache缺失率平均下降3.3%-14.39%. 展开更多
关键词 片上多核处理器 存储系统 置信度评估 自适应 指令预取 主动推送
下载PDF
结合指令预取和缓存划分的多核缓存WCEC优化
7
作者 安立奎 韩丽艳 《计算机工程与应用》 CSCD 北大核心 2020年第1期69-75,共7页
对于能量供应有限制的硬实时多核系统,最差情况下的能量消耗WCEC(Worst-Case Energy Consumption)是一个非常关键的问题。随着芯片工艺的发展,顺序指令预取技术可以减少缓存WCEC。为了提高指令预取的最差情况下的节能效率,提出结合指令... 对于能量供应有限制的硬实时多核系统,最差情况下的能量消耗WCEC(Worst-Case Energy Consumption)是一个非常关键的问题。随着芯片工艺的发展,顺序指令预取技术可以减少缓存WCEC。为了提高指令预取的最差情况下的节能效率,提出结合指令预取和共享缓存划分的硬实时多核系统缓存WCEC优化方法。该方法通过线性规划方程ILP(Integer-Linear Programing)为每个核分配L2缓存划分因子和调整每个硬实时子任务的指令预取度,在保证硬实时系统满足时间截止期的情况下,最小化其缓存WCEC。对DEBIE系统进行实例分析,实验结果表明优化方法是有效的,在保证系统满足时间截止期的情况下,优化后的缓存WCEC比没有指令预取优化的缓存WCET平均减少了22.5%。 展开更多
关键词 硬实时多核系统 最差情况下的能量消耗(WCEC) 指令预取 缓存划分
下载PDF
支持指令预取和缓存划分的多核实时系统缓存WCRT最小化 被引量:1
8
作者 安立奎 韩丽艳 《渤海大学学报(自然科学版)》 CAS 2016年第4期365-372,共8页
对嵌入式多核实时系统,为了保证任务的可调度性和可靠性,最坏情况下的性能是一个优先考虑的问题.顺序指令预取可以提高实时任务的最坏情况下的性能,但对于实时系统中不同的子任务,在不同预取度下,指令预取获得的最坏情况下性能效率也不... 对嵌入式多核实时系统,为了保证任务的可调度性和可靠性,最坏情况下的性能是一个优先考虑的问题.顺序指令预取可以提高实时任务的最坏情况下的性能,但对于实时系统中不同的子任务,在不同预取度下,指令预取获得的最坏情况下性能效率也不同,因此会影响整个实时系统的最坏情况下响应时间WCRT(Worst-Case Response Time).本文利用缓存划分技术消除多核实时系统中多个子任务在共享缓存上的干扰,然后提出了多核实时系统的WCRT优化方法.该方法建立ILP(Integer-Linear Programming)方程,通过调整共享缓存划分因子和系统中子任务的指令预取度来最小化系统的WCRT.实验对多核上的DEBIE系统进行实例分析,结果表明优化算法在保证DEBIE系统满足时间截止期的情况下,使得优化后的WCRT比不同预取度下的WCRT平均减少12.2%. 展开更多
关键词 最坏情况下响应时间 指令预取度 缓存划分
下载PDF
指令预取感知的多核系统WCRT和WCEC优化
9
作者 韩丽艳 安立奎 《计算机技术与发展》 2020年第9期82-87,共6页
对嵌入式多核下的实时系统,为了保证任务的可调度性和可靠性,最坏情况下的性能是一个优先考虑的问题,同时对于能量供应有限制的多核系统,最坏情况下的能量消耗也是一个非常关键的问题。顺序指令预取可以提高实时任务的最坏情况下的性能... 对嵌入式多核下的实时系统,为了保证任务的可调度性和可靠性,最坏情况下的性能是一个优先考虑的问题,同时对于能量供应有限制的多核系统,最坏情况下的能量消耗也是一个非常关键的问题。顺序指令预取可以提高实时任务的最坏情况下的性能,但对于实时系统中多个不同的子任务,多个子任务采用相同指令预取度不利于提高指令预取在最坏情况下的性能和能量效率。文中利用缓存划分技术消除实时系统中多个子任务在共享缓存上的干扰,提出了支持指令预取的WCRT(worst-case response time)和WCEC(worst-case energy consumption)优化模型,并设计了优化算法。该算法通过建立任务图调整实时系统中子任务的指令预取度,在最小化系统WCRT的基础上,减少系统的WCEC。实验对DEBIE系统进行实例分析,结果表明优化算法在保证实时系统WCRT最小的情况下,其WCEC减少了10.8%。 展开更多
关键词 多核实时系统 WCRT WCEC 指令预取度 缓存划分
下载PDF
PLC指令预取部件(IPU)的设计与实现
10
作者 刘振山 胖美云 《北京航空航天大学学报》 EI CAS CSCD 北大核心 1992年第3期75-81,共7页
众所周知,Prolog和Lisp是目前国内外普遍采用的人工智能语言。Prolog和Lisp语言的协处理器就是一个通过硬件环境实现对Prolog和Lisp进行加速执行的硬件系统,具有很大的应用价值及研究前景。本文介绍了Sun工作站的Prolog/Lisp协处理器(P... 众所周知,Prolog和Lisp是目前国内外普遍采用的人工智能语言。Prolog和Lisp语言的协处理器就是一个通过硬件环境实现对Prolog和Lisp进行加速执行的硬件系统,具有很大的应用价值及研究前景。本文介绍了Sun工作站的Prolog/Lisp协处理器(PLC)中的指令预取部件(Instruction Prefetch Unit,简称IPU)的性能、工作原理及其技术特点,同时给出了采用FPGA技术对IPU进行集成的技术方案及其较大的应用前景。 展开更多
关键词 PLC协处理器 指令预取部件
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部