期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
亚微米CMOS芯片与制程剖面结构 被引量：1
1
作者 潘桂忠 《集成电路应用》 2019年第3期30-34,共5页
分析Submiron CMOS技术,使用双阱工艺,能够实现在高阻P型硅衬底上形成IC中各种元器件,并使之互连,实现所设计电路。采用芯片结构设计﹑工艺与制造技术,依该技术得到了芯片与制程结构。
关键词 集成电路制造 Submiron CMOS芯片 制程平面 剖面结构
下载PDF
LV/HV Twin-Well BCD[B]技术(1)芯片与制程剖面结构 被引量：1
2
作者 潘桂忠 《集成电路应用》 2019年第1期23-27,共5页
LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺... LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HV Twin-Well BCD[B]芯片结构 制程剖面结构
下载PDF
LV/HV N-Well BCD[B]技术(1)的芯片与制程剖面结构 被引量：1
3
作者 潘桂忠 《集成电路应用》 2018年第10期26-30,共5页
LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS芯片结构设计、工艺与制造技术,得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HVN-WellBCD[B]技术 制程剖面结构
下载PDF
LV/HV N-Well BCD[B]技术(2)的芯片与制程剖面结构 被引量：1
4
作者 潘桂忠 《集成电路应用》 2018年第11期31-35,共5页
LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100～700 V (或更高)和双极型器件低压5 V与高压30～100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,... LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100～700 V (或更高)和双极型器件低压5 V与高压30～100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,并同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HV N-Well BCD[B]技术 制程剖面结构
下载PDF
LV/HV Twin-Well BCD[B]技术(2)芯片与制程剖面结构
5
作者 潘桂忠 《集成电路应用》 2019年第2期30-34,共5页
LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件... LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,亦同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HV Twin-Well BCD[B]芯片结构 制程剖面结构
下载PDF
LV/HV P-Well BCD[C]芯片与制程剖面结构
6
作者 潘桂忠 《集成电路应用》 2018年第5期42-46,共5页
LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等... LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 工艺 偏置栅结构 LV/HV P-WELL BCD[C]芯片结构 制程剖面结构
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部