期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到7篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于g_m/I_d参数的CMOS运算放大器设计重用方法 被引量：2
1
作者 于浩 郭裕顺 李康 《电子学报》 EI CAS CSCD 北大核心 2019年第8期1626-1632,共7页
模拟电路的设计重用是提高模拟与混合信号集成电路设计效率的重要途径.本文提出了一种基于gm/Id参数的不同工艺之间同一结构电路的设计移植方法.方法的基本思想是保持移植前后电路中部分关键MOS管的gm/Id参数,从而使移植后电路的性能也... 模拟电路的设计重用是提高模拟与混合信号集成电路设计效率的重要途径.本文提出了一种基于gm/Id参数的不同工艺之间同一结构电路的设计移植方法.方法的基本思想是保持移植前后电路中部分关键MOS管的gm/Id参数,从而使移植后电路的性能也基本保持不变.介绍了基于BSIM等模型的gm/Id匹配及移植电路参数确定方法.给出了一个Miller补偿两级运放及一个折叠共源共栅运放从0.35μm工艺到0.18μm、0.13μm、90nm工艺的移植仿真结果.与现有方法相比,本文方法可以更小的计算代价,得到性能基本相同、但功耗与面积缩减的电路. 展开更多
关键词 模拟集成电路设计 模拟ip 设计重用 工艺移植
下载PDF
一款可同时用于Sepic和Boost型转换器的抗振铃电路
2
作者 尹璐 田欢 《计算机与数字工程》 2007年第9期196-199,共4页
分析Sepic/Boost型DC-DC转换器产生振铃的原理的基础上,设计一种可以同时使用在Sepic和Boost型DC-DC转换器的抗振铃电路。该电路具有一定的通用性,可以作为模拟IP使用。此电路已经成功的应用于DC-DC转换器芯片中,具有很大的应用前景。
关键词 模拟ip Boost/Sepic 转换器 DC-DC开关电源 抗振铃
下载PDF
SOC芯片的高速模拟IP测试方法学
3
作者 曾培雄 苏哲彬 +1 位作者 倪绵喜 陈宏铭 《中国集成电路》 2010年第12期68-71,共4页
很多SoC芯片里会使用SATA物理层,PCIE物理层以及DDR2/DDR3物理层等高速模拟IP。这些高速模拟IP需要被自动测试设备完整的测试。自动测试设备的高速测试选项就是用来测试高速IP,但随之而来的是测试成本的增加。智原科技利用内建自测试方... 很多SoC芯片里会使用SATA物理层,PCIE物理层以及DDR2/DDR3物理层等高速模拟IP。这些高速模拟IP需要被自动测试设备完整的测试。自动测试设备的高速测试选项就是用来测试高速IP,但随之而来的是测试成本的增加。智原科技利用内建自测试方法来取代费钱的自动测试设备的高速测试选项。内建自测试提供了最具成本效率的方法。高速模拟IP内建自测试的故障覆盖率很高,所以我们不再需要自动测试设备的高速测试选项及其所带来的高成本。 展开更多
关键词 物理层 模拟ip 自动测试设备 内建自测试 故障覆盖率
下载PDF
一种应用于SoC的小面积高性能锁相环IP单元 被引量：2
4
作者 苏晨 刘凡 +2 位作者 石建刚 罗俊 向洵 《微电子学》 CAS CSCD 北大核心 2013年第2期195-198,共4页
基于0.13μm 1P5M CMOS工艺,设计了一种适用于SoC的小面积高性能PLL IP单元。采用一种新的系统环路参数设计方法,极大地减小了芯片面积。PLL的工作电压为1.2V,输出时钟频率范围为36～768MHz。输出时钟频率600MHz时,时钟抖动约为3.3ps,... 基于0.13μm 1P5M CMOS工艺,设计了一种适用于SoC的小面积高性能PLL IP单元。采用一种新的系统环路参数设计方法,极大地减小了芯片面积。PLL的工作电压为1.2V,输出时钟频率范围为36～768MHz。输出时钟频率600MHz时,时钟抖动约为3.3ps,功耗为4.2mW,芯片面积为0.036mm2。 展开更多
关键词 锁相环 模拟电路单元 片上系统 压控振荡器
下载PDF
一种16.9mW 10 bit 50 Msample/s流水线ADC IP核设计 被引量：1
5
作者 陈珍海 袁俊 +1 位作者 郭良权 于宗光 《电子器件》 CAS 2008年第4期1205-1209,共5页
设计了一个10位50Msample/s流水线ADCIP核。采用SMIC0.25μm1P5M数字CMOS工艺,通过使用运算放大器共享技术、电容逐级缩减技术和对单元电路的优化,使得整个IP核面积仅为0.24mm2。仿真结果表明,在50MHz采样率、输入信号为2.04MHz正弦信... 设计了一个10位50Msample/s流水线ADCIP核。采用SMIC0.25μm1P5M数字CMOS工艺,通过使用运算放大器共享技术、电容逐级缩减技术和对单元电路的优化,使得整个IP核面积仅为0.24mm2。仿真结果表明,在50MHz采样率、输入信号为2.04MHz正弦信号情况下,该ADC模块具有8.9bit的有效分辨率,最大微分非线性为0.65LSB,最大积分非线性为1.25LSB,而整个模块的功耗仅为16.9mW。 展开更多
关键词 流水线ADC 低功耗 模拟ip核 运算放大器共享技术
下载PDF
一种基于嵌入式ADC应用的运算放大器IP核
6
作者 陈珍海 郭良权 《微电子学》 CAS CSCD 北大核心 2007年第4期566-569,共4页
介绍了一种适用于嵌入式模拟/数字转换器(ADC)应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0.25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型,采用Hspice在2.5 V单电源电压下,分别对整个电路在几组不同的偏置条... 介绍了一种适用于嵌入式模拟/数字转换器(ADC)应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0.25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型,采用Hspice在2.5 V单电源电压下,分别对整个电路在几组不同的偏置条件下进行仿真,其中一组偏置在低频增益为74 dB,相位裕度为60°,单位增益带宽为107 MHz,摆率为210 V/μs时,整个电路的静态功耗仅为1.75 mW。 展开更多
关键词 CMOS 全差分运算放大器 模拟/数字转换器 模拟ip核
下载PDF
煤矿井下广播的研究
7
作者 王玉福 《山东煤炭科技》 2012年第3期172-172,174,共2页
该文主要介绍传统的模拟广播原理及缺点,以及利用以太网技术的数字广播的原理及功能,从而为广播在煤矿企业应用提供依据。
关键词 模拟广播 ip网络广播 三网合一 数字传输
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部