期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1,707篇文章
< 1 2 … 86 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
CRC编码算法研究与实现 被引量：30
1
作者 李宥谋 房鼎益 《西北大学学报（自然科学版）》 CAS CSCD 北大核心 2006年第6期895-898,共4页
目的研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题。方法对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法。结果采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核。结论该软核可直接应用... 目的研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题。方法对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法。结果采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核。结论该软核可直接应用到具有CRC-16校验电路的收发器中。 展开更多
关键词 CRC码 CRC-16 verilog HDL语言
下载PDF
基于FPGA的双口RAM实现及应用 被引量：35
2
作者 秦鸿刚 刘京科 吴迪 《电子设计工程》 2010年第2期72-74,共3页
为了在高速采集时不丢失数据,在数据采集系统和CPU之间设置一个数据暂存区。介绍双口RAM的存储原理及其在数字系统中的应用。采用FPGA技术构造双口RAM,实现高速信号采集系统中的海量数据存储和时钟匹配。功能仿真验证该设计的正确性,该... 为了在高速采集时不丢失数据,在数据采集系统和CPU之间设置一个数据暂存区。介绍双口RAM的存储原理及其在数字系统中的应用。采用FPGA技术构造双口RAM,实现高速信号采集系统中的海量数据存储和时钟匹配。功能仿真验证该设计的正确性,该设计能减小电路设计的复杂性,增强设计的灵活性和资源的可配置性能,降低设计成本,缩短开发周期。 展开更多
关键词 双口RAM FPGA 数据采集 仿真 verilog HDL
下载PDF
用Verilog HDL进行FPGA设计的一些基本方法 被引量：23
3
作者 袁本荣 刘万春 +1 位作者 贾云得 朱玉文 《微计算机信息》 2004年第6期93-94,14,共3页
随着FPGA技术和自动设计工具的进步,数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计。VerilogHDL作为一种流行的硬件描述语言,在数字系统设计特别是FPGA设计中有着广泛的应用。本文... 随着FPGA技术和自动设计工具的进步,数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计。VerilogHDL作为一种流行的硬件描述语言,在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用VerilogHDL进行FPGA设计和优化的一些实用方法,最后还介绍了IP核复用技术在FPGA设计中的应用。 展开更多
关键词 FPGA设计 verilog HDL 硬件描述语言 IP核复用 设计优化
下载PDF
USB2.0控制器CY7C68013与FPGA接口的Verilog HDL实现 被引量：29
4
作者 谭安菊 龚彬 《电子工程师》 2007年第7期52-55,共4页
USB(通用串行总线)控制器CY7C68013因其数据传输速率快和多样的接口方式为ATA、FPGA(现场可编程门阵列)和DSP(数字信号处理器)等提供了简单和无缝连接接口而得到广泛使用,介绍了此控制器与FPGA接口的控制和HDL(硬件描述语言)实现方法。... USB(通用串行总线)控制器CY7C68013因其数据传输速率快和多样的接口方式为ATA、FPGA(现场可编程门阵列)和DSP(数字信号处理器)等提供了简单和无缝连接接口而得到广泛使用,介绍了此控制器与FPGA接口的控制和HDL(硬件描述语言)实现方法。利用CY7C68013控制器的Slave FIFO从机方式,用Verilog HDL在FPGA中产生相应的控制信号,实现对数据的快速读写。试验结果表明此方案传输速度快、数据准确,可扩展到其他需要通过USB进行快速数据传输的系统中。 展开更多
关键词 USB CY7C68013芯片 接口 FPGA verilog HDL
下载PDF
SPI串行总线接口的Verilog实现 被引量：22
5
作者 孙丰军 余春暄 《现代电子技术》 2005年第16期105-106,109,共3页
集成电路设计越来越向系统级的方向发展,并且越来越强调模块化的设计。SPI(SerialPeripheralBus)总线是Motorola公司提出的一个同步串行外设接口,容许CPU与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点,介... 集成电路设计越来越向系统级的方向发展,并且越来越强调模块化的设计。SPI(SerialPeripheralBus)总线是Motorola公司提出的一个同步串行外设接口,容许CPU与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点,介绍了其4条信号线,SPI串行总线接口的典型应用。重点描述了SPI串行总线接口在一款802.11b芯片中的位置,及该接口作为基带和射频的通讯接口所完成的功能,并给出了用硬件描述语言VerilogHDL实现该接口的部分程序。该实现已经在Modelsim中完成了仿真,并经过了FPGA验证,最后给出了仿真和验证的结果。 展开更多
关键词 SPI接口 串行 verilog HDL FPGA 集成电路 模块化设计
下载PDF
基于FPGA的DDS信号发生器设计 被引量：27
6
作者 贺军义 蒋坚 李男男 《计算机测量与控制》 2017年第2期231-233,237,共4页
在FPGA芯片实现的DDS信号发生器已有一定的应用范围,为获得较宽的频率输出范围,一般需要存储相当数量的波形离散值,占用大量的芯片逻辑资源;这篇文章研究在存储较少量的波形离散值的情况下,通过对系统时钟进行分频,减小输出频率最小值,... 在FPGA芯片实现的DDS信号发生器已有一定的应用范围,为获得较宽的频率输出范围,一般需要存储相当数量的波形离散值,占用大量的芯片逻辑资源;这篇文章研究在存储较少量的波形离散值的情况下,通过对系统时钟进行分频,减小输出频率最小值,同时提高在低频处的频率分辨率,通过设定频率控制字为存储离散值个数的约数,保证输出波形重构良好、频率失真度低,节约芯片资源;该设计方案可输出多种波形,其中方波占空比亦可调节,将幅度调节设计在模拟运放电路中,可对幅度进行连续调节;整体设计软件化、模块化,易于调整和扩展;经验证,本设计方案可行,达到预期效果,有一定的工程指导意义和实用价值。 展开更多
关键词 DDS FPGA verilog HDL 分频
下载PDF
基于Xilinx FPGA的SPI Flash控制器设计与验证 被引量：25
7
作者 关珊珊 周洁敏 《电子器件》 CAS 北大核心 2012年第2期216-220,共5页
基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方... 基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方面与电脑串口通信获得数据,另一方面对SPI Flash进行控制,这样就完成了FPGA配置数据的控制和存储。 展开更多
关键词 可编程逻辑门阵列 串行接口Flash verilog HDL Isim仿真
下载PDF
基于FPGA的SDRAM控制器设计方案 被引量：25
8
作者 侯宏录 张文芳 《兵工自动化》 2012年第2期57-60,共4页
针对高速实时图像采集系统中数据量大需要缓存的问题,提出一种基于FPGA的SDRAM控制器设计方案。在分析SDRAM基本操作原理的基础上,通过引入状态机和仲裁机制,利用Verilog语言在QuartusII的开发环境中进行设计输入与仿真验证,实现了高速... 针对高速实时图像采集系统中数据量大需要缓存的问题,提出一种基于FPGA的SDRAM控制器设计方案。在分析SDRAM基本操作原理的基础上,通过引入状态机和仲裁机制,利用Verilog语言在QuartusII的开发环境中进行设计输入与仿真验证,实现了高速数据的缓存和传输。详细介绍各模块的具体设计方法以及整体设计的实现过程。实验测试结果表明:该控制器设计灵活、工作稳定可靠,成本低廉,可作为IP核应用于不同SOC的高速缓存系统中。 展开更多
关键词 控制器:SDRAM FPGA verilog
下载PDF
基于Matlab和FPGA的FIR数字滤波器设计及实现 被引量：22
9
作者 孙耀奇 高火涛 +1 位作者 熊超 饶坤 《现代电子技术》 2008年第11期89-92,共4页
基于FIR数字滤波器的原理和层次化、模块化设计思想,结合Altera公司的Cyclone II系列FPGA芯片,提出了FIR数字滤波器的实现硬件方案,给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤,仿真及实际测试结果验证了设计方... 基于FIR数字滤波器的原理和层次化、模块化设计思想,结合Altera公司的Cyclone II系列FPGA芯片,提出了FIR数字滤波器的实现硬件方案,给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤,仿真及实际测试结果验证了设计方案的正确性,与传统的数字滤波器相比,本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。 展开更多
关键词 FIR数字滤波器 FPGA verilog HDL MATLAB
下载PDF
有限状态机的Verilog设计与研究 被引量：16
10
作者 俞莉琼 付宇卓 《微电子学与计算机》 CSCD 北大核心 2004年第11期146-148,157,共4页
本文研究了用Verilog实现有限状态机的各种不同的编码方式和描述风格,并从综合、毛刺、面积、速度这几方面研究了不同实现方式的利弊。最后,以SoC芯片中DMAArbitor有限状态机为例,我们用DesignComplier(DC)对七种设计进行了综合,并分析... 本文研究了用Verilog实现有限状态机的各种不同的编码方式和描述风格,并从综合、毛刺、面积、速度这几方面研究了不同实现方式的利弊。最后,以SoC芯片中DMAArbitor有限状态机为例,我们用DesignComplier(DC)对七种设计进行了综合,并分析了综合后的面积和时延信息。 展开更多
关键词 verilog 有限状态机 综合 状态编码
下载PDF
基于FPGA的VGA图像控制器的设计与实现 被引量：16
11
作者 董兵 朱齐丹 文睿 《应用科技》 CAS 2006年第10期42-45,共4页
VGA(视频图形阵列)是一种标准的显示接口.伴随着嵌入式系统的迅速发展,尤其是高速图像处理的发展,对可以将实时图像处理进行显示有了更多的需求.这里依据VGA接口原理采用了Verilog HDL语言对A ltera的Cyc lone系列FPGA(现场可编程门阵列... VGA(视频图形阵列)是一种标准的显示接口.伴随着嵌入式系统的迅速发展,尤其是高速图像处理的发展,对可以将实时图像处理进行显示有了更多的需求.这里依据VGA接口原理采用了Verilog HDL语言对A ltera的Cyc lone系列FPGA(现场可编程门阵列)进行了设计,并验证了结果.通过采用FPGA设计VGA接口可以将要显示的数据直接送到显示器,节省了计算机的处理过程,加快了数据的处理速度,节约了硬件成本. 展开更多
关键词 现场可编程门阵列 verilog HDL 视频图形阵列
下载PDF
数字接收机中CIC滤波器的设计 被引量：24
12
作者 姜岩峰 张东 于明 《电子测量与仪器学报》 CSCD 2011年第8期671-675,共5页
CIC(cascaded integrator comb)滤波器的结构简单,需要的存储量小,是被证明在高速抽取和插值系统中非常有效的单元。它主要用于采样速率的抽取,同时具有低通滤波的作用。CIC滤波器的主要特点是,仅仅利用加法器、减法器和寄存器,因此占... CIC(cascaded integrator comb)滤波器的结构简单,需要的存储量小,是被证明在高速抽取和插值系统中非常有效的单元。它主要用于采样速率的抽取,同时具有低通滤波的作用。CIC滤波器的主要特点是,仅仅利用加法器、减法器和寄存器,因此占用资源少、实现简单且速度高。介绍了CIC滤波器的基本组成原理,并在此基础上,提出了滤波器的各项参数的选择和设计CIC滤波器的基本方法,用Verilog HDL语言在FPGA和MATLAB上分别进行了仿真,并且验证了设计的可靠性和可行性。 展开更多
关键词 积分梳状滤波器 MATLAB verilog HDL
下载PDF
基于FPGA的UART电路的设计 被引量：18
13
作者 牛涛 吴斌 +1 位作者 焦风川 刘建伟 《电子测量技术》 2006年第3期73-75,共3页
本文分析了通用异步收发器(UART)的功能特点。利用FPGA设计实现了UART的核心功能,包括波特率发生模块、发送模块和接收模块,并给出了仿真结果。程序下载到FPGA芯片中,通信数据完全正确。该设计不仅实现了异步通讯的主要功能,而且电路简... 本文分析了通用异步收发器(UART)的功能特点。利用FPGA设计实现了UART的核心功能,包括波特率发生模块、发送模块和接收模块,并给出了仿真结果。程序下载到FPGA芯片中,通信数据完全正确。该设计不仅实现了异步通讯的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。 展开更多
关键词 FPGA UART verilog HDL
下载PDF
基于FPGA的快速中值滤波算法 被引量：22
14
作者 王宇新 贺圆圆 +1 位作者 郭禾 龙珠 《计算机应用研究》 CSCD 北大核心 2009年第1期224-226,共3页
针对传统中值滤波算法排序量多、速度慢的缺点,提出了一种基于FPGA的中值滤波快速算法。充分利用两个相邻滤波窗口中的相关排序信息,随着一列新像素的移入,同时更新已有的排序信息,从而完成中值滤波处理。该算法将每个窗口查找中值的比... 针对传统中值滤波算法排序量多、速度慢的缺点,提出了一种基于FPGA的中值滤波快速算法。充分利用两个相邻滤波窗口中的相关排序信息,随着一列新像素的移入,同时更新已有的排序信息,从而完成中值滤波处理。该算法将每个窗口查找中值的比较次数降到很低,达到了快速抑制噪声及保持图像细节的目的。 展开更多
关键词 现场可编程门阵列 中值滤波 verilog 实时图像处理
下载PDF
基于Verilog的有限状态机设计与优化 被引量：23
15
作者 孔昕 吴武臣 +1 位作者 侯立刚 周毅 《微电子学与计算机》 CSCD 北大核心 2010年第2期180-183,共4页
研究了不同的状态机编码(二进制、格雷码、独热码)和不同的状态机描述方式(one always,two always,three always)的优点和缺点,并分析了他们对有限状态机性能的影响.分别使用XilinxISE和Design Compiler对一个实例进行了综合,分析了其... 研究了不同的状态机编码(二进制、格雷码、独热码)和不同的状态机描述方式(one always,two always,three always)的优点和缺点,并分析了他们对有限状态机性能的影响.分别使用XilinxISE和Design Compiler对一个实例进行了综合,分析了其面积、速度和功耗的信息.结果表明,one always的写法需要被摒弃;two always的编码风格适合Moore型状态机;而three always的编码风格适合Mealy型状态机.同时也给出了适合不同设计的最优状态编码. 展开更多
关键词 verilog 有限状态机 编码风格 优化
下载PDF
基于FPGA的串口通讯设计 被引量：17
16
作者 郭树涛 靖永志 《北京电子科技学院学报》 2006年第4期74-78,共5页
串行通信接口是一种主要的通信接口。本文设计了一个串口数据采集和处理程序。详细介绍了系统各个模块的具体设计方法,使用了硬件描述语言Verilog HDL进行编程,并使用Modelsim对实验结果进行了仿真,验证了用FPGA实现串行通信的可行性。
关键词 FPGA 串口通讯 verilog HDL
下载PDF
AVS帧内预测算法及其解码器的硬件实现 被引量：15
17
作者 王争 刘佩林 《计算机工程与应用》 CSCD 北大核心 2006年第19期80-83,共4页
文章介绍了AVS帧内预测解码模块的硬件实现,概述了AVS视频编解码标准的帧内预测技术,重点讨论了AVS帧内预测各模式的算法,并将AVS的帧内预测技术与H.264的帧内预测技术进行了性能比较,分析了AVS帧内预测的算法复杂度,在此基础上设计了AV... 文章介绍了AVS帧内预测解码模块的硬件实现,概述了AVS视频编解码标准的帧内预测技术,重点讨论了AVS帧内预测各模式的算法,并将AVS的帧内预测技术与H.264的帧内预测技术进行了性能比较,分析了AVS帧内预测的算法复杂度,在此基础上设计了AVS帧内预测解码模块的硬件实现,并提出了一种可重构的帧内预测计算单元的实现方法。 展开更多
关键词 AVS视频标准 帧内预测 解码 verilog HDL
下载PDF
基于FPGA的SDRAM控制器设计 被引量：18
18
作者 宋一鸣 谢煜 李春茂 《电子工程师》 2003年第9期10-13,共4页
介绍了SDRAM的结构和控制时序特点 ,以及基于FPGA的SDRAM控制器设计的关键技术 ,并引入仲裁机制 ,从而实现了快速高效地控制SDRAM。
关键词 FPGA SDRAM 控制器 控制时序 仲裁机制 动态存储器
下载PDF
有限状态机的建模与优化设计 被引量：14
19
作者 陈勇 《重庆工学院学报》 2007年第9期55-58,共4页
通常的Verilog HDL编码风格生成的电路速度慢、面积大、毛刺干扰严重.基于此特点提出一种优秀、高效的Verilog HDL描述方式来进行有限状态机设计,介绍了有限状态机的建模原则,并通过一个可综合的实例,验证了该方法设计的有限状态机在面... 通常的Verilog HDL编码风格生成的电路速度慢、面积大、毛刺干扰严重.基于此特点提出一种优秀、高效的Verilog HDL描述方式来进行有限状态机设计,介绍了有限状态机的建模原则,并通过一个可综合的实例,验证了该方法设计的有限状态机在面积和功耗上的优势. 展开更多
关键词 有限状态机 verilog HDL 仿真 综合 优化设计
下载PDF
FSK信号的非相干数字解调技术 被引量：20
20
作者 陈霞 朱勤专 丁锦滔 《电讯技术》 2005年第2期162-164,共3页
频移键控(FSK)信号在通信系统的广泛应用,使其解调技术也成为一种核心技术。本文介绍了一种全新的基于FPGA技术的非相干数字解调方式,并借助硬件描述语言VerilogHDL语言,使设计具备了很好的移植性、可编程性和一致性。
关键词 数字通信 FSK信号 非相干数字解调 FPGA verilog HDL
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 86 下一页 到第 页
使用帮助 返回顶部