基于线阵CCD的模拟前端设计 被引量：4

1

作者 赵山山 张红民 贾海彦 《仪表技术与传感器》 CSCD 北大核心 2016年第4期25-26,31,共3页

针对线阵CCD模拟前端电路复杂、成本较高等问题,设计了一种结构简单、价格低廉的模拟前端模块。该模块使用施密特触发反相器作为CCD时序信号的驱动器,可增强输入信号的驱动能力;电压跟随器作为CCD电荷信号的数据缓冲器,使比较完整的电... 针对线阵CCD模拟前端电路复杂、成本较高等问题,设计了一种结构简单、价格低廉的模拟前端模块。该模块使用施密特触发反相器作为CCD时序信号的驱动器,可增强输入信号的驱动能力;电压跟随器作为CCD电荷信号的数据缓冲器,使比较完整的电荷信号送入ADC进行采样,保证了图像信息的完整性;同时,电压跟随器还能在CCD电路与ADC采样电路之间搭建有效的阻抗匹配。实验结果表明,使用该模拟前端模块的线阵CCD图像扫描系统可以采集2 292.7 DPI质量的图像,而且架构简单,稳定可靠,具有一定的实用价值。 展开更多

关键词 线阵CCD 时序驱动 数据缓冲 阻抗匹配

下载PDF 职称材料

基于PSOC技术的线阵CCD驱动系统设计与实现 被引量：2

2

作者 张学典 顾佳 +1 位作者 常敏 张楠楠 《仪表技术与传感器》 CSCD 北大核心 2018年第1期81-84,88,共5页

为保证CCD在实际应用中能稳定高速地运行,首要解决的问题是设计可靠的驱动电路。基于PSOC技术设计了一种优于传统驱动的高移植性驱动系统。该系统主要包括时序产生部分和信号处理部分,首先通过对TCD1205DG芯片的基本原理进行分析处理,... 为保证CCD在实际应用中能稳定高速地运行,首要解决的问题是设计可靠的驱动电路。基于PSOC技术设计了一种优于传统驱动的高移植性驱动系统。该系统主要包括时序产生部分和信号处理部分,首先通过对TCD1205DG芯片的基本原理进行分析处理,提出一种稳定的驱动时序产生方法;然后基于二阶滤波电路对输出信号优化处理;最后在理论研究基础上,对输出信号进行实验验证。结果表明,所设计的驱动系统符合CCD的工作需求,而且可靠易行。 展开更多

关键词 线阵CCD 驱动时序 信号处理 TCD1205DG 滤波电路 PSOC

下载PDF 职称材料

用神经网络求解时间驱动的宏单元布局问题

3

作者 陈建国 潘云鹤 《计算机研究与发展》 EI CSCD 北大核心 2000年第1期23-29,共7页

文中提出了一个宏单元布局的均场退火网络求解方法．算法用一个三维二值换位矩阵将问题映射为神经网络，建立包含时延约束、重叠约束和优化目标的能量函数，再用均场退火方程迭代求解．每个单元只能放置在布局平面一个位置上的约束用神... 文中提出了一个宏单元布局的均场退火网络求解方法．算法用一个三维二值换位矩阵将问题映射为神经网络，建立包含时延约束、重叠约束和优化目标的能量函数，再用均场退火方程迭代求解．每个单元只能放置在布局平面一个位置上的约束用神经元归一化的方法解决．算法能支持各种来自实际应用的需要，如单元可变长宽比、单元的翻转与旋转、引出端位置和任意单元的形状等．该算法已用ＶｉｓｕａｌＣ＋ ＋ 编程实现，实验结果表明。 展开更多

关键词 神经网络 时间驱动 宏单元布局 集成电路

下载PDF 职称材料

时序驱动的详细布局方法 被引量：1

4

作者 刘畅 郭泽晖 +1 位作者 贺旭 郭阳 《国防科技大学学报》 EI CAS CSCD 北大核心 2018年第1期67-73,共7页

针对超大规模集成电路布局过程中时序优化问题,提出一种时序驱动的详细布局方法。对设计进行时序分析并获取时序违反路径集合,对路径上两个连续固定单元间的线网进行平滑处理,以减小路径曲折度以及减少线长。再针对每一个可移动单元与... 针对超大规模集成电路布局过程中时序优化问题,提出一种时序驱动的详细布局方法。对设计进行时序分析并获取时序违反路径集合,对路径上两个连续固定单元间的线网进行平滑处理,以减小路径曲折度以及减少线长。再针对每一个可移动单元与其相邻的线网建立二次规划时序模型,求解局部最优布局位置。对于给定的测试电路,实验结果表明,最差的时序违反与总的时序违反均有明显改善,采用ICCAD2015竞赛的测试模板和评价方法,总的时序性能有45~350 min的提升。 展开更多

关键词 时序驱动 详细布局 时序优化 松弛度 埃尔莫尔延时模型

下载PDF 职称材料

基于时序驱动的静态光场式时栅传感方法研究（英文）

5

作者 付敏 张兴红 《机床与液压》 北大核心 2015年第24期75-79,共5页

提出了一种用时序驱动光敏元构成匀速扫描坐标系的方法,实现了将被测物体空间位移的测量转换为对时间差的测量。根据时栅相对运动双坐标系的转换原理,将线阵CCD的光敏元视为匀速扫描坐标系,两个空间上并排,时序上互相错开的线阵CCD为静... 提出了一种用时序驱动光敏元构成匀速扫描坐标系的方法,实现了将被测物体空间位移的测量转换为对时间差的测量。根据时栅相对运动双坐标系的转换原理,将线阵CCD的光敏元视为匀速扫描坐标系,两个空间上并排,时序上互相错开的线阵CCD为静止坐标系,则同一被测对象在两个CCD上输出电信号的时间差的变化量与扫描速度的乘积,即为所测位移的大小,并可以判断位移的方向。用雷尼绍激光干涉仪对所研制的CCD时栅传感器进行校准,在有效测量范围(600.05 mm)内,经过修正后的测量误差控制在±2μm以内,实现了在光学领域应用时间测量空间的思想。 展开更多

关键词 DISPLACEMENT measurement Time GRATING DISPLACEMENT sensor CCD DISPLACEMENT sensor timing-driven

下载PDF 职称材料

考虑通孔电阻和耦合电容的时延驱动的层分配算法

6

作者 贾艳明 蔡懿慈 洪先龙 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第2期196-202,共7页

针对集成电路设计的多层布线问题,提出了以直接优化互连时延为目标、同时考虑通孔电阻与耦合电容的层分配算法.通过基于路径的时延分析寻找电路的关键路径,以通孔的时延模型和概率耦合电容模型作为层分配模型计算资源分配的代价,利用基... 针对集成电路设计的多层布线问题,提出了以直接优化互连时延为目标、同时考虑通孔电阻与耦合电容的层分配算法.通过基于路径的时延分析寻找电路的关键路径,以通孔的时延模型和概率耦合电容模型作为层分配模型计算资源分配的代价,利用基于启发式的贪婪算法进行层分配.实验结果表明:该算法比只控制通孔和耦合电容数量的层分配策略具有更大的优势. 展开更多

关键词 层分配 时延驱动 通孔电阻 耦合电容

下载PDF 职称材料

一个基于确定性退火的时延驱动标准单元布局算法

7

作者 马琪 《计算机与现代化》 2001年第1期6-9,11,共5页

提出了一个基于确定性模拟退火技术的时延驱动标准单元布局算法 ,实现在满足时延约束和宽高比约束的前提下优化版图面积 ,与基于一般的随机模拟退火技术的标准单元布局算法相比 ,该算法的运行速度较快。

关键词 VLSI布图设计 标准单元布图 时延驱动 确定性退火

下载PDF 职称材料

基于神经网络的时延驱动版图规划算法

8

作者 胡卫明 凌海滨 《电子学报》 EI CAS CSCD 北大核心 2000年第5期21-24,共4页

本文用离散的网格代替连续的版图规划平面 ,把长宽比可变的软模块对应成多个长度和宽度均确定的硬模块 ,给出了相应的时延驱动版图规划问题的形式化描述 ,并提出了基于均场退火网络的新的求解算法 .算法用一个三维二值换位矩阵将问题映... 本文用离散的网格代替连续的版图规划平面 ,把长宽比可变的软模块对应成多个长度和宽度均确定的硬模块 ,给出了相应的时延驱动版图规划问题的形式化描述 ,并提出了基于均场退火网络的新的求解算法 .算法用一个三维二值换位矩阵将问题映射为神经网络 ,建立包含时延约束、重叠约束和优化目标的能量函数 ,再用均场退火方程迭代求解 .对应于同一软模块的硬模块有且只有一个能且只能放置在版图规划平面一个位置上的约束用神经元归一化的方法解决 .本算法已用VisualC ++编程实现 ,实验结果表明 ,这是一种有效的方法 . 展开更多

关键词 神经网络 时延驱动 版图规划 VC

下载PDF 职称材料

时延驱动的门阵和标准单元布图系统——Tiger

9

作者 洪先龙 蔡懿慈 +5 位作者 乔长阁 黄浦江 康志伟 薛天雄 葛守仁 程中宽 《清华大学学报（自然科学版）》 EI CAS CSCD 北大核心 1997年第1期1-4,共4页

Ｔｉｇｅｒ可以完成从布局到详细布线的整个布图全过程。在整个布图过程中，根据ＲＣ延迟模型计算所有连线的延迟，并把整个芯片的时延最小作为优化目标。在Ｔｉｇｅｒ系统中，应用了性能驱动的布局和总体布线算法、ＤＲＡＦＴ通道布线... Ｔｉｇｅｒ可以完成从布局到详细布线的整个布图全过程。在整个布图过程中，根据ＲＣ延迟模型计算所有连线的延迟，并把整个芯片的时延最小作为优化目标。在Ｔｉｇｅｒ系统中，应用了性能驱动的布局和总体布线算法、ＤＲＡＦＴ通道布线算法和基于垂直通道模型的走线道分配算法。实验结果表明，Ｔｉｇｅｒ的布图速度要比ＴｉｍｂｅｒＷｏｌｆ６．０快很多。它在保证芯片性能的同时，其芯片面积与ＴｉｍｂｅｒＷｏｌｆ差不多。 展开更多

关键词 时延驱动 标准单元 门阵列 布图 集成电路 布线

原文传递

高速IC设计技术 被引量：3

10

作者 彭宇行 陈福接 李思昆 《计算机辅助设计与图形学学报》 EI CSCD 1996年第6期439-445,共7页

本文叙述了实现高速ＩＣ的设计技术，包括延时分析技术，高层次综合、逻辑综合延时优化技术，延时优化驱动布局与总体布线技术，控制时钟偏差技术以及各种技术的结合应用等。

关键词 延时分析 布图 集成电路 设计

下载PDF 职称材料

超大阵列CMOS图像传感器时序控制驱动电路设计 被引量：3

11

作者 高静 张天野 +1 位作者 聂凯明 徐江涛 《天津大学学报（自然科学与工程技术版）》 EI CSCD 北大核心 2021年第1期75-81,共7页

分辨率是CMOS图像传感器最重要的指标之一,分辨率越高,意味着像素阵列越大,像素阵列横向尺寸的增大对时序控制驱动电路的驱动能力提出了更高的要求,纵向尺寸增大也使得延迟影响行选信号的正常产生.本文研究了超大阵列CMOS图像传感器时... 分辨率是CMOS图像传感器最重要的指标之一,分辨率越高,意味着像素阵列越大,像素阵列横向尺寸的增大对时序控制驱动电路的驱动能力提出了更高的要求,纵向尺寸增大也使得延迟影响行选信号的正常产生.本文研究了超大阵列CMOS图像传感器时序控制驱动电路.在像素阵列尺寸确定的情况下,采用左右两端同时驱动来提高控制电路的驱动能力,分析了寄生效应对时钟走线的影响,提出一种将移位寄存器时钟反向接入的方法,在不增加额外版图消耗的前提下提高了电路的可靠性.此外传感器尺寸较大,因此将时序控制驱动电路设计成可重复单元,再进行拼接.基于110 nm CMOS工艺,设计了超大阵列CMOS图像传感器时序控制驱动电路,并进行了2 k×2 k的样品芯片设计.配合2-share型5T像素结构,时序控制驱动电路可以实现滚筒模式、滚筒像素合并模式、全局模式3种模式的切换,并且可以开启高增益模μm式来获得低光照条件下的良好表现.样品芯片的像素尺寸为6μm×6μm,单侧行驱动电路尺寸为2 256μm×12 288μm,芯片整体尺寸19 300μm×19 500μm,帧频2帧/s,每行行选时间24.36μs,左右两端同时驱动,左右两侧信号差小于5 ns. 展开更多

关键词 超大阵列CMOS图像传感器 时序控制驱动电路 寄生效应

下载PDF 职称材料

时延驱动的VLSI版图规划算法 被引量：2

12

作者 戚肖宁 冯之雁 严晓浪 《电子学报》 EI CAS CSCD 北大核心 1995年第2期103-105,共3页

本文提出了时延驱动布图规划（ＴｉｍｉｎｇＤｒｉｖｅｎＦｌｏｏｒｐｌａｎｎｉｎｇ）的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时，运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延，结果表明，... 本文提出了时延驱动布图规划（ＴｉｍｉｎｇＤｒｉｖｅｎＦｌｏｏｒｐｌａｎｎｉｎｇ）的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时，运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延，结果表明，这是一种有效的优化版图时延的方法。 展开更多

关键词 VLSI 集成电路 时延驱动布图 布图规划

下载PDF 职称材料

一种时延驱动的VLSI布局方法 被引量：1

13

作者 严晓浪 戚肖宁 金玲 《电子学报》 EI CAS CSCD 北大核心 1993年第2期28-33,共6页

时廷特性对于高性能的超大规模集成电路(VLSI)来讲是十分重要的。本文提出了一个新的时延驱动的布局方法。在初始布局中,我们提出了给线网加权的新方法,在迭代改善布局中提出了等位场的概念。实验结果表明:这是一种有效的时延驱动布局... 时廷特性对于高性能的超大规模集成电路(VLSI)来讲是十分重要的。本文提出了一个新的时延驱动的布局方法。在初始布局中,我们提出了给线网加权的新方法,在迭代改善布局中提出了等位场的概念。实验结果表明:这是一种有效的时延驱动布局方法。 展开更多

关键词 集成电路 时延驱动 多层布线 VLSI

下载PDF 职称材料

砷化镓超高速集成电路布线设计——基于门阵的宏元胞方式

14

作者 李昆仑 郭裕顺 赵国南 《微电子学与计算机》 CSCD 北大核心 1999年第3期50-53,共4页

文章研究了在ＧａＡｓ工艺、双层金属布线、基于门阵的宏元胞模式下，采用时间驱动算法布局设计（ＴｉｍｉｎｇＤｒｉｖｅｎＰｌａｃｅｍｅｎｔ）的布线算法。算法以芯片性能得到最大限度的改善，包括芯片关键路径时延最短、互连线总长... 文章研究了在ＧａＡｓ工艺、双层金属布线、基于门阵的宏元胞模式下，采用时间驱动算法布局设计（ＴｉｍｉｎｇＤｒｉｖｅｎＰｌａｃｅｍｅｎｔ）的布线算法。算法以芯片性能得到最大限度的改善，包括芯片关键路径时延最短、互连线总长最短、最长互连线最短、布线密度均匀等为目标，从而达到超高速的目的。 展开更多

关键词 集成电路 布线 门阵 宏元胞 砷化镓电路

下载PDF 职称材料

基于等分节点法的时延驱动布局算法

15

作者 程锋 毛军发 《上海交通大学学报》 EI CAS CSCD 北大核心 2005年第4期598-601,共4页

提出了一个新的基于等分节点法的时延驱动布局算法.该算法基于对电路时延图的拓扑结构分析,将优化关键路径时延的问题转换成优化关键路径上单元位置的问题,通过建立优化位置单元的队列链表,采用一种新的等分节点法有效地寻找路径上单元... 提出了一个新的基于等分节点法的时延驱动布局算法.该算法基于对电路时延图的拓扑结构分析,将优化关键路径时延的问题转换成优化关键路径上单元位置的问题,通过建立优化位置单元的队列链表,采用一种新的等分节点法有效地寻找路径上单元的目标位置,从而优化路径上的线网长度,最终达到优化最长路径时延的目的.另外,启发式迭代优化方法很好地统一了以线长优化和路径时延优化为目标的布局算法.对MCNC标准单元测试电路中组合和时序电路的实验结果显示,电路经过时延驱动优化布局后的最大路径时延最多减少了31%. 展开更多

关键词 互连线 延迟 时延驱动布局 关键路径

下载PDF 职称材料

基于性能驱动的工艺映射算法

16

作者 赵文庆 《计算机辅助设计与图形学学报》 EI CSCD 1992年第3期68-73,55,共7页

用多级逻辑实现控制器的逻辑综合,工艺映射是其中的一个重要步骤。本文叙述的工艺映射算法TTMAP,是在映射过程中考虑了电路的时延与芯片面积等性能因素,在多级逻辑综合中将因子化的逻辑函数映射为CMOS的串并赶电路单元,产生可布图的网... 用多级逻辑实现控制器的逻辑综合,工艺映射是其中的一个重要步骤。本文叙述的工艺映射算法TTMAP,是在映射过程中考虑了电路的时延与芯片面积等性能因素,在多级逻辑综合中将因子化的逻辑函数映射为CMOS的串并赶电路单元,产生可布图的网表文件。本算法在比利时HMEC研究中心开发,为多级逻辑综合系统MLL中的一个模块。经实例运行,与美国加州大学柏克莱分校的MISⅡ软件相比,本算法的结果较优。 展开更多

关键词 控制器 工艺映射 算法

下载PDF 职称材料

制冷型红外探测器关键驱动与信号处理电路设计 被引量：7

17

作者 杨小乐 史漫丽 凌龙 《红外技术》 CSCD 北大核心 2016年第7期556-560,共5页

驱动与信号处理电路是红外成像系统的重要组成部分,高质量的电路有利于系统获得高信噪比。针对制冷型红外探测器电学接口特点,成像电路架构采用焦面电路和信号处理电路,基于电路架构,设计出高集成度、低噪声的驱动与信号处理电路,给出... 驱动与信号处理电路是红外成像系统的重要组成部分,高质量的电路有利于系统获得高信噪比。针对制冷型红外探测器电学接口特点,成像电路架构采用焦面电路和信号处理电路,基于电路架构,设计出高集成度、低噪声的驱动与信号处理电路,给出部分仿真结果和电路噪声估算方法。介绍了一种软硬结合的降噪方法,最后给出了电路核心指标噪声的测试方法和具体噪声值。 展开更多

关键词 制冷型红外探测器 电路噪声 电源与偏置电压 时序驱动 模拟信号处理

下载PDF 职称材料

用动态规划法求解延时/面积最小化工艺映射 被引量：2

18

作者 彭宇行 陈书明 陈福接 《计算机学报》 EI CSCD 北大核心 1998年第5期443-447,共5页

本文提出了一个求解延时／面积最小化工艺映射动态规划法．它首先基干线性延时模型，给出了用动态规划法求解延时最小化工艺映射的步骤；然后从树型网络的面积计算公式入手，用动态规划法近似计算面积最小化工艺映射；最后用“线性加权... 本文提出了一个求解延时／面积最小化工艺映射动态规划法．它首先基干线性延时模型，给出了用动态规划法求解延时最小化工艺映射的步骤；然后从树型网络的面积计算公式入手，用动态规划法近似计算面积最小化工艺映射；最后用“线性加权和法”把延时／面积最小化工艺映射转变为单目标最优化问题求解． 展开更多

关键词 工艺映射 面积优化 动态规划 集成电路 CAD

下载PDF 职称材料

支持像移补偿功能面阵CCD相机驱动电路系统 被引量：4

19

作者 任航 《红外与激光工程》 EI CSCD 北大核心 2015年第3期941-946,共6页

为了设计一种支持电子式像移补偿功能的高帧频大面阵CCD驱动电路,满足像移补偿功能。论文首先给出了大面阵CCDFTF5066M的基本驱动电路,然后在其基础上通过增加一个"像移补偿时序发生器"与主时序发生器SAA8103配合工作来实现... 为了设计一种支持电子式像移补偿功能的高帧频大面阵CCD驱动电路,满足像移补偿功能。论文首先给出了大面阵CCDFTF5066M的基本驱动电路,然后在其基础上通过增加一个"像移补偿时序发生器"与主时序发生器SAA8103配合工作来实现电子像移补偿,给出了"像移补偿发生器"内部设计结构,所增加的像移补偿时序发生器只用于产生曝光期间所需的几个垂直转移驱动时序和转发SAA8103产生的时序信号。选择了FPGA作为像移补偿时序发生器,并且进行了时序仿真。最后对设计的驱动电路进行了室内像移补偿实验验证,取得了很好的补偿效果,该驱动电路系统支持最大帧频可达2.7 F/s,信噪比达到了66 d B。该驱动电路能方便地选择输出通道数量和输出方式,使相机适用于不同的场合。 展开更多

关键词 面阵CCD 驱动电路 像移补偿 时序驱动

下载PDF 职称材料

深亚微米下系统级芯片的物理设计实例 被引量：3

20

作者 曾宏 曾璇 闵昊 《微电子学》 CAS CSCD 北大核心 2005年第6期634-638,共5页

深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等。应对这些问题,在后端设计流程上要有新的方法。文章以一块0.18... 深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等。应对这些问题,在后端设计流程上要有新的方法。文章以一块0.18μm工艺下200万门无线数据传输芯片的物理设计为例,介绍了其中的关键设计步骤和一些解决问题的方案,可为其他类似的设计提供参考。 展开更多

关键词 深亚微米 系统级芯片 设计收敛 时序驱动

下载PDF 职称材料