摘要
本文提出了时延驱动布图规划（ＴｉｍｉｎｇＤｒｉｖｅｎＦｌｏｏｒｐｌａｎｎｉｎｇ）的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时，运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延，结果表明，这是一种有效的优化版图时延的方法。
In this paper,we present the idea of timing driven floorplanning.While optimizing the interconnection delay between cells using improved GFDR,We use nonlinear programming method to reduce the cell delays and interconnection delays in critical paths.The result shows that it is an effective method for optimizing layout delay of VLSI.
出处
《电子学报》
EI
CAS
CSCD
北大核心
1995年第2期103-105,共3页
Acta Electronica Sinica
基金
国家"八.五"重点科技攻关项目
