期刊文献+
共找到117篇文章
< 1 2 6 >
每页显示 20 50 100
整合人工智能技术的学科教学知识(AI-TPACK):内涵、教学实践与未来议题 被引量:73
1
作者 闫志明 付加留 +1 位作者 朱友良 段元美 《远程教育杂志》 CSSCI 北大核心 2020年第5期23-34,共12页
随着人工智能与教育融合的不断深入,人工智能对教育教学正带来越来越大的挑战。人工智能技术不同于以往的信息技术,它不仅全方位渗透与影响教与学,而且还催变教师原有的认知结构与教学方式。以往整合技术的学科教学知识模型(Technologic... 随着人工智能与教育融合的不断深入,人工智能对教育教学正带来越来越大的挑战。人工智能技术不同于以往的信息技术,它不仅全方位渗透与影响教与学,而且还催变教师原有的认知结构与教学方式。以往整合技术的学科教学知识模型(Technological Pedagogical Content Knowledge,简称TPACK)需要注入新的内涵,即需要与时俱进,才能使教师更好地适应AI时代的需要。因此,构建整合人工智能技术的学科教学知识模型(AI-TPACK),已然成为一个重要的课题。AI-TPACK超越了TPACK从工具层面来看待技术,其内涵是人机协同思维下人工智能技术、学科内容、教学方法之间的交互关系,其发展途径主要有从PCK到AI-TPACK、从AI-TPK到AI-TPACK以及AI-TPACK与PCK的同步发展。教学实践新形态,表现在"AI+教师"的协同教学、数据驱动的精准教学、按需定制的个性化教学以及虚实共生的沉浸式教学。AI-TPACK理论框架的提出,对教师人工智能技术应用能力发展、人工智能技术与课程整合教学实践、智能化学习环境的开发等,均有一定的借鉴意义。 展开更多
关键词 整合人工智能技术的学科教学知识 AI-TPACK 教育人工智能 人工智能思维 AI教师 人机协同 技术映射 沉浸式教学
下载PDF
VHDL高级综合系统设计中某些关键问题的技术决策 被引量:13
2
作者 刘明业 张东晓 许庆平 《计算机学报》 EI CSCD 北大核心 1997年第6期501-509,共9页
本文的研究实现了从电路系统行为(含算法及功能)的VHDL描述到RTL和逻辑结构级描述的高级综合,并针对XilinxFPGA文件库映射成工艺相关的ASIC,直至生成FPGA的器件.整个系统包括七个部分,本文重点讨论每个... 本文的研究实现了从电路系统行为(含算法及功能)的VHDL描述到RTL和逻辑结构级描述的高级综合,并针对XilinxFPGA文件库映射成工艺相关的ASIC,直至生成FPGA的器件.整个系统包括七个部分,本文重点讨论每个部分的技术决策以及在SUNSPARC2上实现的运行结果. 展开更多
关键词 高级综合 VHDL 数据流 控制流 工艺映射 ASIC
下载PDF
一种基于图模式匹配的逻辑单元映射算法 被引量:4
3
作者 倪刚 来金梅 童家榕 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第12期1850-1854,共5页
基于数学中图模式匹配的概念,根据电路特征在子图同构算法中加入图约束条件,研究了针对不同结构的FPGA逻辑单元都能适用的映射算法FDUMap·实验中应用FDUMap将测试电路映射到不同的逻辑单元中·该算法比现有的专用的逻辑单元映... 基于数学中图模式匹配的概念,根据电路特征在子图同构算法中加入图约束条件,研究了针对不同结构的FPGA逻辑单元都能适用的映射算法FDUMap·实验中应用FDUMap将测试电路映射到不同的逻辑单元中·该算法比现有的专用的逻辑单元映射算法通用性更好,而平均性能上仅相差3%· 展开更多
关键词 逻辑单元映射 工艺映射 图模式匹配 现场可编程门阵列
下载PDF
现代层次化可编程逻辑器件软件系统FDE2009 被引量:5
4
作者 谢丁 邵赟 +4 位作者 来金梅 王健 陈利光 王元 俞建德 《电子学报》 EI CAS CSCD 北大核心 2010年第5期1136-1140,共5页
本文提出并实现了适用于现代层次化结构的FPGA芯片的CAD软件系统:FDE2009(FPGA Development Environment).该软件系统不但由工艺映射,布局布线,位流生成,编程下载等功能模块构成了一套完整的FPGA CAD流程,并且根据现代FPGA芯片层次化的... 本文提出并实现了适用于现代层次化结构的FPGA芯片的CAD软件系统:FDE2009(FPGA Development Environment).该软件系统不但由工艺映射,布局布线,位流生成,编程下载等功能模块构成了一套完整的FPGA CAD流程,并且根据现代FPGA芯片层次化的结构特点,提出了逻辑分层的布局思想及由底至上逐层构建布线资源图的算法,提高了硬件资源的利用率及程序的运行效率.此外,本软件自定义了一套使用扩展性标志语言的文件系统,从而使其具有一定的通用性及良好的扩展性.软硬件协同测试结果表明该软件系统各模块功能正确,并能配合硬件高效的实现各类功能电路,是一套实用的FPGA软件系统. 展开更多
关键词 现场可编程门阵列 FDE2009软件系统 工艺映射 布局 布线
下载PDF
通用的FPGA逻辑单元映射工具 被引量:1
5
作者 倪刚 童家榕 来金梅 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2006年第4期533-537,541,共6页
提出了基于图模式匹配的逻辑单元映射的新颖思想,开发了针对不同结构的逻辑单元都能适用的映射工具FDUMap.实验中应用FDUMap将测试电路映射到不同的逻辑单元中,该工具比起现有的几种专用的逻辑单元映射工具,有更好的通用性.
关键词 逻辑单元映射 工艺映射 图模式匹配 现场可编程门阵列
原文传递
针对一种多模式逻辑单元结构FPGA的工艺映射 被引量:4
6
作者 张琨 周华兵 +1 位作者 陈陵都 刘忠立 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第10期1375-1380,共6页
结合FPGA设计的特点,提出一种可灵活配置的多模式FPGA逻辑单元结构及对其进行工艺映射的工具VMAP.该工具中除了采用一般的工艺映射算法外,还结合逻辑单元结构特点提出了专门的合并优化算法.该算法基于图的最大基数匹配,将部分查找表进... 结合FPGA设计的特点,提出一种可灵活配置的多模式FPGA逻辑单元结构及对其进行工艺映射的工具VMAP.该工具中除了采用一般的工艺映射算法外,还结合逻辑单元结构特点提出了专门的合并优化算法.该算法基于图的最大基数匹配,将部分查找表进行合并,减小了映射结果的面积开销.实验结果表明,对于标准的测试电路,结合文中的逻辑单元结构和合并算法得到的工艺映射结果平均可以减少15.7%的基本逻辑单元使用个数. 展开更多
关键词 多模式 逻辑单元 工艺映射 最大基数匹配 现场可编程门阵列
下载PDF
高级综合中工艺映射技术的发展 被引量:4
7
作者 颜宗福 刘明业 《计算机研究与发展》 EI CSCD 北大核心 1996年第2期155-160,共6页
工艺映射作为高级综合中的一个重要的处理阶段,将与工艺无关的结构转换为特定的工艺描述。本文综述了基于标准单元库和FPGA的成熟的工艺映射方法,概述了高级综合系统中工艺映射的主要任务、研究现状和发展。
关键词 工艺映射 高级综合 逻辑设计
下载PDF
基于二分图完美匹配的布尔匹配算法 被引量:4
8
作者 吕宗伟 林争辉 张镭 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第11期961-965,共5页
提出了一种改进的基于二分图完美匹配的布尔匹配算法 .该算法通过把布尔变量之间的匹配问题转换为二分图的完美匹配问题 ,避免了原算法中因乘积项过多而导致计算时间过长的缺点 .对 MCNC标准测试电路的实验结果表明 :与原算法相比 ,改... 提出了一种改进的基于二分图完美匹配的布尔匹配算法 .该算法通过把布尔变量之间的匹配问题转换为二分图的完美匹配问题 ,避免了原算法中因乘积项过多而导致计算时间过长的缺点 .对 MCNC标准测试电路的实验结果表明 :与原算法相比 ,改进后的算法可以减少 2 1%左右的计算时间 .同时 ,文中提出了布尔变量强匹配的概念 ,它是对传统布尔匹配概念的引申 . 展开更多
关键词 逻辑综合 工艺映射 图论 布尔匹配算法 二分图 集成电路 电路设计
下载PDF
用动态规划法求解延时/面积最小化工艺映射 被引量:2
9
作者 彭宇行 陈书明 陈福接 《计算机学报》 EI CSCD 北大核心 1998年第5期443-447,共5页
本文提出了一个求解延时/面积最小化工艺映射动态规划法.它首先基干线性延时模型,给出了用动态规划法求解延时最小化工艺映射的步骤;然后从树型网络的面积计算公式入手,用动态规划法近似计算面积最小化工艺映射;最后用“线性加权... 本文提出了一个求解延时/面积最小化工艺映射动态规划法.它首先基干线性延时模型,给出了用动态规划法求解延时最小化工艺映射的步骤;然后从树型网络的面积计算公式入手,用动态规划法近似计算面积最小化工艺映射;最后用“线性加权和法”把延时/面积最小化工艺映射转变为单目标最优化问题求解. 展开更多
关键词 工艺映射 面积优化 动态规划 集成电路 CAD
下载PDF
面向AIC结构的FPGA映射工具 被引量:4
10
作者 江政泓 林郁 +2 位作者 黄志洪 杨立群 杨海钢 《电子与信息学报》 EI CSCD 北大核心 2015年第7期1769-1773,共5页
探索新的现场可编程门阵列(FPGA)逻辑单元结构一直是FPGA结构研究的重点方向,与非逻辑锥(AIC)作为一种新的逻辑结构成为FPGA新结构的希望。然而实现高效且灵活的映射工具同样是研究FPGA新结构中的重点环节。该文实现了一个面向AIC... 探索新的现场可编程门阵列(FPGA)逻辑单元结构一直是FPGA结构研究的重点方向,与非逻辑锥(AIC)作为一种新的逻辑结构成为FPGA新结构的希望。然而实现高效且灵活的映射工具同样是研究FPGA新结构中的重点环节。该文实现了一个面向AIC结构的FPGA映射工具,与当前映射工具相比,具有更高的灵活性,能够支持AIC结构参数的调节,辅助支持进行AIC单元结构的探索改进。同时,该文提出的AIC映射工具与原工具相比,面积指标提高了33%~36%。 展开更多
关键词 现场可编程门阵列 与非逻辑锥 映射
下载PDF
VLSI性能驱动工艺映射算法 被引量:2
11
作者 彭宇行 陈福接 陈书明 《计算机学报》 EI CSCD 北大核心 1996年第7期499-505,共7页
在VLSI工艺映射过程中计算连线延时是非常困难的,因为此时未进行布图设计,不知道连线长度,本文提出一种称为布图算法驱动的工艺映射技术,其基本思想是研究面向映射的延时驱动布图算法,并用其进行工艺映射过程中的导线延时估计.
关键词 CAD 工艺映射 布局 延时分析 VLSI
下载PDF
针对MUX-LUT混合结构的FPGA工艺映射算法研究 被引量:1
12
作者 温宇杰 童家榕 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2004年第1期98-104,共7页
针对具有MUX LUT混合结构的FPGA芯片 ,提出一种对其进行工艺映射的面积优化映射算法 该算法的内容包括逻辑门电路到MUX网络的转换方法 ,MUX网络到FPGA芯片逻辑单元的映射方法 文中算法采用模式匹配的方法除去电路中的冗余MUX ,以减少... 针对具有MUX LUT混合结构的FPGA芯片 ,提出一种对其进行工艺映射的面积优化映射算法 该算法的内容包括逻辑门电路到MUX网络的转换方法 ,MUX网络到FPGA芯片逻辑单元的映射方法 文中算法采用模式匹配的方法除去电路中的冗余MUX ,以减少映射结果的面积开销 应用测试电路分别对该算法和Xilinx的Foun dation系统对XC4 0 0 3E芯片的工艺映射结果进行了比较测试 。 展开更多
关键词 MUX-LUT混合结构 FPGA芯片 工艺映射 模式匹配 现场可编程门阵列
下载PDF
FPGA最小延时工艺映射理论及算法 被引量:3
13
作者 彭宇行 陈福接 《软件学报》 EI CSCD 北大核心 1996年第10期626-633,共8页
本文以动态规划和网络流理论为基础,提出一种新的求解基于LUT结构的FPGA工艺映射算法,并证明了它能获得最小延时目标电路。
关键词 CAD FPGA 工艺映射 延时分析 算法
下载PDF
高级综合中基于知识的RTL映射方法的研究 被引量:3
14
作者 颜宗福 刘明业 《计算机研究与发展》 EI CSCD 北大核心 1997年第3期194-199,共6页
本文通过对VHDL语言高级综合系统HLS/BIT中寄存器传输级(register-transferlevel,RTL)约束和工艺映射子系统的介绍,论述了利用智能技术创建的智能约束目标库及其相关机制.在此基础上。
关键词 高级综合 RTL综合 工艺映射 电子系统
下载PDF
一种FPGA抗辐射工艺映射方法研究 被引量:3
15
作者 陈志辉 章淳 +1 位作者 王颖 王伶俐 《电子学报》 EI CAS CSCD 北大核心 2011年第11期2507-2512,共6页
提出一种基于部分TMR和逻辑门掩盖的FPGA抗辐射工艺映射算法FDRMap,以及一个基于蒙特卡洛仿真的并行错误注入和仿真平台.该平台和算法已经应用到复旦大学自主研发的FPGA芯片FDP4软件流程的工艺映射模块.实验结果表明,FDRMap能够在增加14... 提出一种基于部分TMR和逻辑门掩盖的FPGA抗辐射工艺映射算法FDRMap,以及一个基于蒙特卡洛仿真的并行错误注入和仿真平台.该平台和算法已经应用到复旦大学自主研发的FPGA芯片FDP4软件流程的工艺映射模块.实验结果表明,FDRMap能够在增加14.06%LUT数目的前提下,降低电路的抗辐射关键度32.62%;与单纯采用部分TMR的方法相比,在节省12.23%的LUT数目同时,还能额外降低电路关键度12.44%. 展开更多
关键词 现场可编程门阵列 工艺映射 抗辐射 错误仿真 单粒子翻转
下载PDF
基于面积的LUT结构FPGA的工艺映射 被引量:2
16
作者 张万鹏 童家榕 唐璞山 《微电子学》 CAS CSCD 北大核心 1998年第3期176-179,共4页
提出了一种基于面积的针对LUT结构FPGA的工艺映射算法。该算法在映射的过程中充分利用了网络节点的属性,通过计算节点的参数,采用线性规划方法给出网络的目标函数和约束条件,把一个电路网络的问题转化为纯数学的规划问题求解... 提出了一种基于面积的针对LUT结构FPGA的工艺映射算法。该算法在映射的过程中充分利用了网络节点的属性,通过计算节点的参数,采用线性规划方法给出网络的目标函数和约束条件,把一个电路网络的问题转化为纯数学的规划问题求解,映射问题转化为节点属性的分配问题,来得到最后的映射结果。与其它算法相比,该算法的映射结构较优。 展开更多
关键词 VLSI ASIC FPGA 工艺映射 设计
下载PDF
METHOD OF HIGH-LEVEL TECHNOLOGY MAPPING BASED ON KNOWLEDGE(RULE)
17
作者 Ma Cong Wang Zuojian Liu Mingye (ASIC research Center of Beijing Institute of Technology, Beijing 100081) 《Journal of Electronics(China)》 2001年第1期24-31,共8页
This paper studies the linkage problem between the result of high-level synthesis and back-end technology, presents a method of high-level technology mapping based on knowl edge, and studies deeply all of its importan... This paper studies the linkage problem between the result of high-level synthesis and back-end technology, presents a method of high-level technology mapping based on knowl edge, and studies deeply all of its important links such as knowledge representation, knowledge utility and knowledge acquisition. It includes: (1) present a kind of expanded production about knowledge of circuit structure; (2) present a VHDL-based method to acquire knowledge of tech nology mapping; (3) provide solution control strategy and algorithm of knowledge utility; (4)present a half-automatic maintenance method, which can find redundance and contradiction of knowledge base; (5) present a practical method to embed the algorithm into knowledge system to decrease complexity of knowledge base. A system has been developed and linked with three kinds of technologies, so verified the work of this paper. 展开更多
关键词 HIGH-LEVEL synthesis technology mapping VHDL HIGH-LEVEL technology map PING KNOWLEDGE base KNOWLEDGE representation
下载PDF
VHDL高级综合中的多目标工艺映射方法
18
作者 马聪 杨勋 刘明业 《电子科学学刊》 CSCD 2000年第1期1-5,共5页
从国内情况看,高级综合系统的目标,即后端CAD版图工具可分为两大类。一类只能接收门级网表;而另一类其单元库较为完备,往往能接收较大颗粒度的宏单元。针对这种情况,本文研究高级综合结果与后端工艺的衔接问题。提出多目标多层次工艺映... 从国内情况看,高级综合系统的目标,即后端CAD版图工具可分为两大类。一类只能接收门级网表;而另一类其单元库较为完备,往往能接收较大颗粒度的宏单元。针对这种情况,本文研究高级综合结果与后端工艺的衔接问题。提出多目标多层次工艺映射(MLTMMT)策略,旨在与多种工艺衔接。解决实现该策略的有关问题:(1)给出多目标工艺映射方法的形式化描述;(2)给出在多个层次上的多目标工艺映射方法;(3)分析研究多种工艺库,提出一种面积和延时的线性模型;(4)给出RTL通用元件集;(5)建立多种工艺VHDL模拟模型。所实现的系统已完成与三种工艺衔接,验证了本文工作。 展开更多
关键词 高级综合 工艺映射 CAD VHDL 综合系统
下载PDF
FPGA面积限制下延时最小化工艺映射
19
作者 彭宇行 陈书明 陈福接 《电子学报》 EI CAS CSCD 北大核心 1998年第8期92-94,98,共4页
工艺映射是FPGA设计中的关键技术,目前的研究目标是面积最小化,延时最小化和延时限制下面积最小化.然而,对任一给定的FPGA芯片,其面积大小是固定的.在固定的面积下求延时最小化工艺映射是FPGA设计中必须研究的新课题,本文首次给... 工艺映射是FPGA设计中的关键技术,目前的研究目标是面积最小化,延时最小化和延时限制下面积最小化.然而,对任一给定的FPGA芯片,其面积大小是固定的.在固定的面积下求延时最小化工艺映射是FPGA设计中必须研究的新课题,本文首次给出这方面的成果. 展开更多
关键词 电子CAD 工艺映射 延时分析
下载PDF
基于对可编程逻辑块建模的FPGA通用装箱算法 被引量:2
20
作者 倪刚 童家榕 来金梅 《计算机工程》 CAS CSCD 北大核心 2007年第6期239-241,244,共4页
装箱是FPGA工艺映射中的最后一步流程。该文提出了一种全新的对FPGA可编程逻辑块进行功能级建模的方法,并给出了基于此建模的通用性装箱算法FDUPack。实验中应用该建模方法对几种不同类型的FPGA的逻辑块进行建模,并使用装箱算法将大量... 装箱是FPGA工艺映射中的最后一步流程。该文提出了一种全新的对FPGA可编程逻辑块进行功能级建模的方法,并给出了基于此建模的通用性装箱算法FDUPack。实验中应用该建模方法对几种不同类型的FPGA的逻辑块进行建模,并使用装箱算法将大量的测试电路装箱到这些不同的逻辑块中,经过与已有的针对某一特定结构的装箱算法比较,该算法体现了很好的通用性。 展开更多
关键词 工艺映射 装箱算法 建模 现场可编程门阵列
下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部