期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
Moore型有限状态机的VHDL设计与资源利用研究
被引量：
7
1
作者
吴蓉
《兰州铁道学院学报》
2003年第1期90-93,共4页
根据Moore型有限状态机的原理,对内存控制器的设计提出了普通型、时钟同步输出信号型和直接把状态作为输出信号型(Outputs=states)三种VHDL设计方法,并从消除"毛刺",提高资源利用率和速度等方面对三种方法进行了比较.通过开...
根据Moore型有限状态机的原理,对内存控制器的设计提出了普通型、时钟同步输出信号型和直接把状态作为输出信号型(Outputs=states)三种VHDL设计方法,并从消除"毛刺",提高资源利用率和速度等方面对三种方法进行了比较.通过开发工具Max+plusⅡ的编译和功能仿真,验证了方法的合理性和通用性.
展开更多
关键词
资源利用
EDA
VHDL
moore
型
有限
状态机
数字系统设计
逻辑控制
下载PDF
职称材料
题名
Moore型有限状态机的VHDL设计与资源利用研究
被引量：
7
1
作者
吴蓉
机构
兰州铁道学院信息与电气工程学院
出处
《兰州铁道学院学报》
2003年第1期90-93,共4页
文摘
根据Moore型有限状态机的原理,对内存控制器的设计提出了普通型、时钟同步输出信号型和直接把状态作为输出信号型(Outputs=states)三种VHDL设计方法,并从消除"毛刺",提高资源利用率和速度等方面对三种方法进行了比较.通过开发工具Max+plusⅡ的编译和功能仿真,验证了方法的合理性和通用性.
关键词
资源利用
EDA
VHDL
moore
型
有限
状态机
数字系统设计
逻辑控制
Keywords
EDA
VHDL
moore
type
Finite State Machine(FSM)
分类号
TP302.2 [自动化与计算机技术—计算机系统结构]
TN79 [自动化与计算机技术—计算机科学与技术]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
Moore型有限状态机的VHDL设计与资源利用研究
吴蓉
《兰州铁道学院学报》
2003
7
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
