一种电阻串加内插结构的16位D/A转换器

1

作者 张俊安 肖怡 +2 位作者 徐金贵 李新星 李铁虎 《微电子学》 CAS 北大核心 2023年第3期413-418,共6页

设计了一种10位电阻串分压加6位内插结构的16位电压输出型D/A转换器。高10位采用1024个电阻串分压网络,低6位采用64个运放输入级内插结构,均采用温度计的方式进行线性叠加,从结构上保证了16位D/A转换器的单调性。该D/A转换器的输出运放... 设计了一种10位电阻串分压加6位内插结构的16位电压输出型D/A转换器。高10位采用1024个电阻串分压网络,低6位采用64个运放输入级内插结构,均采用温度计的方式进行线性叠加,从结构上保证了16位D/A转换器的单调性。该D/A转换器的输出运放采用了PMOS输入折叠式共源共栅加Class AB输出缓冲结构、多级嵌套式密勒补偿(NMCNR),实现了高直流增益和大电容负载下的稳定性。该16位D/A转换器基于0.6μm CMOS工艺设计,在5 V电源电压下,仿真结果表明,微分非线性误差为0.35 LSB,积分非线性误差为3.05 LSB,建立时间为6.12μs,无杂散度动态范围(SFDR)为93.41 dB,功耗为1.84 mW。在接470 pF电容负载的条件下,输出运放直流增益为150.63 dB,单位增益带宽为1.59 MHz,相位裕度为65.84°。 展开更多

关键词 数模转换器 内插结构 电阻分压网络 混合信号集成电路

下载PDF 职称材料

光栅测量系统芯片后端物理设计与实现 被引量：4

2

作者 王伟 刘成 +2 位作者 侯立刚 张健 吴武臣 《微电子学》 CAS CSCD 北大核心 2007年第4期579-583,共5页

阐述了一款光栅精密测量系统芯片"EYAS"的后端物理设计与实现。考虑到深亚微米工艺下的互连寄生效应,采用基于硅虚拟原型(SVP)的设计和迭代策略,以布线为中心,并适时进行全面的分析和迭代验证。采用"模拟IP"和改进... 阐述了一款光栅精密测量系统芯片"EYAS"的后端物理设计与实现。考虑到深亚微米工艺下的互连寄生效应,采用基于硅虚拟原型(SVP)的设计和迭代策略,以布线为中心,并适时进行全面的分析和迭代验证。采用"模拟IP"和改进的数模混合芯片设计流程,实现了模拟和数字部分的联合设计,保证了时序驱动下的持续收敛和可制造性。"EYAS"芯片采用HJTC 0.18μm工艺流片,并经板级测试成功;芯片工作频率为10 MHz,正交信号采样率为1.25 MHz,封装后芯片面积仅为1.5 mm×2.0 mm,各项功能正常稳定。以该芯片为控制内核,构建了光栅精密角度/位移测量系统,并应于火炮炮膛螺纹磨损度的精密测量。 展开更多

关键词 光栅测量系统 数模混合集成电路 物理设计 布局布线 迭代

下载PDF 职称材料

一种多倍频选择的高倍频锁相环频率合成器 被引量：2

3

作者 司龙 熊元新 蒋叶强 《微电子学》 CAS CSCD 北大核心 2005年第4期424-427,共4页

文章描述了一个基准频率为32768Hz的锁相环频率合成器的设计。该频率合成器有1250、1500、2000、2500、3000等5个倍频选择。电路设计基于1stSilicon2.5V0.25μmCMOS工艺。CadenceArtistAnalog仿真显示,该电路可以实现快速锁定,且具有较... 文章描述了一个基准频率为32768Hz的锁相环频率合成器的设计。该频率合成器有1250、1500、2000、2500、3000等5个倍频选择。电路设计基于1stSilicon2.5V0.25μmCMOS工艺。CadenceArtistAnalog仿真显示,该电路可以实现快速锁定,且具有较小的相位抖动。文章研究和总结了频率合成器系统参数的设计理论,对其各个子电路进行了结构优化,并且按MPW流片要求,进行了版图的布局设计。 展开更多

关键词 混合信号集成电路 频率合成器 锁相环 CMOS

下载PDF 职称材料

CMOS混合信号集成电路中的串扰效应 被引量：2

4

作者 董刚 杨银堂 《半导体技术》 CAS CSCD 北大核心 2002年第10期34-37,共4页

论述了混合信号集成电路中的串扰效应及其对电路本身的影响,重点讨论了在重掺杂衬底中数字干扰对模拟器件的影响,并给出了数字噪声注入等效电路。同时从制造工艺和设计技术方面讨论了降低串扰效应的方法。

关键词 CMOS 混合信号 集成电路 串扰效应 设计技术

下载PDF 职称材料

单片数字锁相环衬底噪声的SPICE模拟及分析 被引量：1

5

作者 师奕兵 陈光 +1 位作者 王厚军 Jiann S.Yuan 《微电子学》 CAS CSCD 北大核心 2001年第5期333-336,346,共5页

应用 PSPICE及采用 C语言自编的外部程序 ,对单片数字锁相环中衬底噪声耦合及衬底噪声对电路性能的影响进行了模拟和分析 ,有助于进一步理解衬底噪声以及衬底噪声对复杂的混合信号电路工作的影响。

关键词 集成电路 衬底噪声 SPicE模型 数字锁相环

下载PDF 职称材料

一种快速并行协同仿真的验证方法 被引量：2

6

作者 刘军华 杨海钢 《微电子学》 CAS CSCD 北大核心 2008年第4期520-523,543,共5页

针对具有多个数字和模拟模块的混合信号SoC,提出了一种快速并行协同仿真的验证方法。在保证精度的前提下,该方法在很大程度上减小了验证难度,缩短了验证时间,很好地解决了系统的前端和后端SPICE验证的瓶颈问题。所提出的方法充分利用主... 针对具有多个数字和模拟模块的混合信号SoC,提出了一种快速并行协同仿真的验证方法。在保证精度的前提下,该方法在很大程度上减小了验证难度,缩短了验证时间,很好地解决了系统的前端和后端SPICE验证的瓶颈问题。所提出的方法充分利用主流EDA工具,具有很强的硬件/硬件和软件/硬件协同仿真能力。对于用户来说,具有操作简单、容易实现的特点。同时,该方法也可用来验证具有全定制模块的数字电路。 展开更多

关键词 协同仿真 片上系统 混合信号电路

下载PDF 职称材料

虚拟仪器技术在混合集成电路测试中的应用 被引量：2

7

作者 柴海峰 皮志松 《计算机与数字工程》 2010年第9期9-12,共4页

介绍了一种音频接口电路测试方法。测试系统使用LabVIEW软件结合NI公司数据采集卡,对电路DAC、ADC动态参数和滤波器频率特性进行了测试。LabVIEW的数据采集、信号产生、信号调理、数字信号处理等模块在该数模混合电路测试中被使用。与... 介绍了一种音频接口电路测试方法。测试系统使用LabVIEW软件结合NI公司数据采集卡,对电路DAC、ADC动态参数和滤波器频率特性进行了测试。LabVIEW的数据采集、信号产生、信号调理、数字信号处理等模块在该数模混合电路测试中被使用。与传统仪器相比,虚拟仪器开发更方便、人机界面更友好。 展开更多

关键词 虚拟仪器 数模混合集成电路 LABVIEW

下载PDF 职称材料

混合信号IC的ESD保护电路设计

8

作者 刘军 傅东兵 《微电子学》 CAS CSCD 北大核心 2009年第1期62-64,68,共4页

从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路。在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构。该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两... 从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路。在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构。该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离。 展开更多

关键词 静电放电 ESD保护电路 混合信号电路

下载PDF 职称材料

一种可与微机兼容的12位D／A转换器

9

作者 龚剑波 《微电子学》 CAS CSCD 1995年第5期1-3,共3页

本文介绍并分析了一种可与微机兼容的１２位Ｄ／Ａ转换器的工作原理及其应用。该Ｄ／Ａ电路内有高稳定的齐纳隐埋基准，数字输入采用了两级缓冲锁存结构，片内含高速输出放大器。本文给出了其主要性能指标及典型应用连接图。

关键词 数-模转换器 模拟ic 混合信号ic

下载PDF 职称材料

深亚微米下脉冲压缩芯片的物理设计实例 被引量：1

10

作者 徐睿 吴金 邹文英 《电子器件》 CAS 2008年第5期1631-1634,共4页

深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模电路,在后端设计流程上要有新的方法。本文以应用于数字滤波的脉冲压缩芯片的物理设计为例,采用"模拟IP"和改进的数模混合芯片设计流程,实现了模拟和数字部分的联合... 深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模电路,在后端设计流程上要有新的方法。本文以应用于数字滤波的脉冲压缩芯片的物理设计为例,采用"模拟IP"和改进的数模混合芯片设计流程,实现了模拟和数字部分的联合设计,保证了时序驱动下的持续收敛,并且详细介绍了布局规划、时钟树综合、时序优化及可靠性设计等关键步骤,可为其他类似的设计提供参考。 展开更多

关键词 深亚微米 物理设计 数模混合集成电路 布局布线 脉冲压缩

下载PDF 职称材料

二十四所集成电路设计／测试技术发展历程与展望

11

作者 严顺炳 李儒章 《微电子学》 CAS CSCD 北大核心 2008年第1期13-16,共4页

回顾了中国电子科技集团公司第二十四研究所各类模拟/混合信号集成电路设计/测试技术的发展历程,简述了二十四所照相制版和计算机辅助设计等从无到有的历程;最后,对二十四所集成电路设计、测试技术未来的发展进行了展望。

关键词 模拟集成电路 混合信号集成电路 计算机辅助设计/测试

下载PDF 职称材料

模拟集成电路可靠性技术探讨

12

作者 邢宗锋 梁剑波 罗俊 《微电子学》 CAS CSCD 北大核心 2011年第3期456-460,共5页

高性能模拟集成电路产品需要复杂的工艺来实现高速、低噪声、高精度等要求,这些复杂性给各种技术都带来了严峻的可靠性考验。重点阐述了通用IC工艺器件的可靠性机理和面临的可靠性挑战。为了满足更广领域IC的可靠性需求,深入研究器件的... 高性能模拟集成电路产品需要复杂的工艺来实现高速、低噪声、高精度等要求,这些复杂性给各种技术都带来了严峻的可靠性考验。重点阐述了通用IC工艺器件的可靠性机理和面临的可靠性挑战。为了满足更广领域IC的可靠性需求,深入研究器件的可靠性特性与传统的工艺可靠性保证条件同样重要。 展开更多

关键词 模拟集成电路 混合信号集成电路 可靠性

下载PDF 职称材料

基于改进的Voronoi图划分的边界元衬底耦合参数提取技术

13

作者 吴智 唐璞山 黄均鼐 《计算机辅助设计与图形学学报》 CSCD 北大核心 2000年第8期630-634,共5页

提出了一种快速而准确的数模混合集成电路衬底耦合参数提取方法 .采用边界元法求解衬底耦合电阻 ,与有限差分法相比 ,计算速度提高了一个数量级以上 ,且可以保持精度 .结合改进的 Voronoi图来划分版图 ,生成的衬底 RC网络数目远小于同... 提出了一种快速而准确的数模混合集成电路衬底耦合参数提取方法 .采用边界元法求解衬底耦合电阻 ,与有限差分法相比 ,计算速度提高了一个数量级以上 ,且可以保持精度 .结合改进的 Voronoi图来划分版图 ,生成的衬底 RC网络数目远小于同样采用 Voronoi图的文献 [4],而且解决了文献 展开更多

关键词 数模混合集成电路 衬底耦合 边界元 VORONOI图

下载PDF 职称材料

VXI数模混合信号集成电路测试系统 被引量：6

14

作者 冯建科 张生文 郭士瑞 《电子测量与仪器学报》 CSCD 2005年第2期52-57,共6页

数模混合集成电路测试系统是当前我国的主流测试系统 ,本文以信息产业部电子信息产业发展基金重点招议标项目 (VXI数模混合集成电路测试系统研究开发及产业化 )为例进行了介绍。论述基于VXI总线的高速、高密度、多通道、低功耗新型ATEI... 数模混合集成电路测试系统是当前我国的主流测试系统 ,本文以信息产业部电子信息产业发展基金重点招议标项目 (VXI数模混合集成电路测试系统研究开发及产业化 )为例进行了介绍。论述基于VXI总线的高速、高密度、多通道、低功耗新型ATEIC测试系统 ,介绍了系统的软硬件设计。详细论述了全面提高系统开放性、标准化的设计思想。 展开更多

关键词 集成电路测试系统 混合信号 信息产业发展 数模混合 信息产业部 VXI总线 软硬件设计 系统开放性 研究开发 设计思想 产业化 高密度 多通道 ATE 低功耗 标准化

下载PDF 职称材料

模拟CMOS集成电路设计工具综述 被引量：3

15

作者 来新泉 高德远 李玉山 《微电子学》 CAS CSCD 北大核心 1998年第1期1-5,共5页

介绍了各种模拟ＣＭＯＳ集成电路计算机辅助设计工具。详细分析了设计工具的特点、组成和分类，重点讨论了它对数模混合ＡＳＩＣ设计的作用和重要意义。

关键词 模拟电路 ic CAD ASic CMOS

下载PDF 职称材料

低电压模拟集成电路设计技术 被引量：1

16

作者 徐跃 傅兴华 《微电子学》 CAS CSCD 北大核心 2004年第4期451-454,共4页

　以电池供电的模拟或A/D混合电子产品的广泛使用,要求设计出低电压模拟电路,以降低整机的功耗。文章简要介绍了五种适合模拟电路结构的低电压设计技术,比较了它们的优缺点和应用范围。

关键词 模拟集成电路 低电压设计 亚阈区电路 电平移位电路 自举共源共栅电路 体驱动电路

下载PDF 职称材料

混合集成电路测试系统校准装置架构设计 被引量：3

17

作者 李轩冕 刘倩 胡勇 《计算机与数字工程》 2015年第1期10-13,35,共5页

为了实现针对混合集成电路测试系统的校准,论文详细分析了混合集成电路测试系统参量及各参量的校准原理,并提出了混合集成电路测试系统校准装置架构设计的方案。该设计方案具备一定的创新性,可以实现校准装置的通用性、便携性以及校准... 为了实现针对混合集成电路测试系统的校准,论文详细分析了混合集成电路测试系统参量及各参量的校准原理,并提出了混合集成电路测试系统校准装置架构设计的方案。该设计方案具备一定的创新性,可以实现校准装置的通用性、便携性以及校准过程的自动化。 展开更多

关键词 混合集成电路测试系统 校准 虚拟仪器

下载PDF 职称材料

有源功率因数校正控制芯片的设计与实现 被引量：1

18

作者 徐孝如 赵梦恋 +2 位作者 吴晓波 章丹艳 严晓浪 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2008年第4期618-621,626,共5页

为了有效改善电网供电质量,提高电能利用率,针对中大功率电器功率因数校正的需要,设计了一种带输入电压前馈的基于平均电流模式控制的有源功率因数校正(APFC)控制芯片.该芯片集成了输出过压保护和涌入电流限制等保护电路,采用1.5μm双极... 为了有效改善电网供电质量,提高电能利用率,针对中大功率电器功率因数校正的需要,设计了一种带输入电压前馈的基于平均电流模式控制的有源功率因数校正(APFC)控制芯片.该芯片集成了输出过压保护和涌入电流限制等保护电路,采用1.5μm双极型-CMOS(BiCMOS)工艺实现,芯片面积为2.44 mm×2.38 mm.基于该芯片设计了一250 W功率因数校正电路,测试结果表明,芯片在12 V供电电压的条件下,静态功耗为48 mW(不包括开关损耗);在220 V交流输入、满负载下的功率因数为0.993. 展开更多

关键词 功率因数 有源功率因数校正 模拟与混合集成电路 双极型-CMOS

下载PDF 职称材料

一种CMOS视频D/A转换器的设计与应用 被引量：2

19

作者 黄姣英 何怡刚 +2 位作者 周炎涛 唐圣学 阳辉 《微电子学》 CAS CSCD 北大核心 2006年第6期785-788,793,共5页

提出了一种10位200 MHz CMOS电流舵视频D/A转换器(DAC)实现电路。权衡线性度、功耗、面积以及弱化毛刺等因素,该DAC的高6位采用单位译码矩阵,低4位采用二进制加权阵列。采用新型开关策略,进一步提高单位译码矩阵的线性度;设计带平滑电... 提出了一种10位200 MHz CMOS电流舵视频D/A转换器(DAC)实现电路。权衡线性度、功耗、面积以及弱化毛刺等因素,该DAC的高6位采用单位译码矩阵,低4位采用二进制加权阵列。采用新型开关策略,进一步提高单位译码矩阵的线性度;设计带平滑电路的电流源与差分开关电路,以提高动态性能。整个芯片采用新加坡特许半导体公司3.3 V工作电压、0.35μm2P2M CMOS工艺制造。DAC的面积为1.26 mm×0.78 mm,其积分非线性误差和微分非线性误差均小于±0.2 LSB。 展开更多

关键词 D/A转换器 梯度误差 非线性 开关序列 数模混合集成电路

下载PDF 职称材料

一种用于图像采集的复合结构ADC

20

作者 曾雪 郭函 陈功 《成都信息工程大学学报》 2020年第5期499-504,共6页

针对图像传输领域在帧率和分辨率方面日益增长的需求,设计了用于图像采集的专用集成电路(ASIC)。电路为一种数模混合的14位复合结构ADC。采用FLASH辅助SAR的结构,通过FLASH ADC量化编码输入信号的高4位,并通过高4位编码辅助控制CDAC开... 针对图像传输领域在帧率和分辨率方面日益增长的需求,设计了用于图像采集的专用集成电路(ASIC)。电路为一种数模混合的14位复合结构ADC。采用FLASH辅助SAR的结构,通过FLASH ADC量化编码输入信号的高4位,并通过高4位编码辅助控制CDAC开关电容阵列,减少SAR ADC逐次比较的周期。为应对电容失配误差,设计了自校准电路及算法。基于SMIC130nm工艺,在电源电压3.3 V,数字逻辑电平电压1.2 V,转换速率2.6 MS/s的条件下进行了仿真,结果表明,该ADC的DNL为+1/-0.8LSB,INL为+1.2/-1LSB,SNDR为77.81 d B,ENOB为12.63bit,满足图像传输和图像采集领域高帧率、高分辨率的要求。 展开更多

关键词 专用集成电路 数模混合集成电路 图像采集 复合结构ADC 自校准

下载PDF 职称材料