LV/HV P-Well BCD[B]技术(1)的芯片与制程剖面结构 被引量：4

1

作者 潘桂忠 《集成电路应用》 2018年第6期41-45,共5页

LV/HV P-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV P-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 hv LDMOS结构 lv/hv P-WELL BCD[B]芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV P-Well BCD[B]芯片工艺技术(2)的制程剖面结构 被引量：3

2

作者 潘桂忠 《集成电路应用》 2018年第9期23-27,共5页

LV/HV P-Well BCD[B]技术(2)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV VDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV P-Well BCD[B]技术(2)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV VDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 hv LDMOS 结构 lv/hv P-WELL BCD[B]芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV Twin-Well BCD[B]技术(1)芯片与制程剖面结构 被引量：1

3

作者 潘桂忠 《集成电路应用》 2019年第1期23-27,共5页

LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺... LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 偏置栅结构 lv/hv Twin-Well BCD[B]芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV N-Well BCD[B]技术(2)的芯片与制程剖面结构 被引量：1

4

作者 潘桂忠 《集成电路应用》 2018年第11期31-35,共5页

LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100～700 V (或更高)和双极型器件低压5 V与高压30～100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,... LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100～700 V (或更高)和双极型器件低压5 V与高压30～100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,并同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 偏置栅结构 lv/hv N-Well BCD[B]技术 制程剖面结构

下载PDF 职称材料

LV/HV Twin-Well BCD[B]技术(2)芯片与制程剖面结构

5

作者 潘桂忠 《集成电路应用》 2019年第2期30-34,共5页

LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件... LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,亦同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 偏置栅结构 lv/hv Twin-Well BCD[B]芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV P-Well BCD[C]芯片与制程剖面结构

6

作者 潘桂忠 《集成电路应用》 2018年第5期42-46,共5页

LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等... LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 工艺 偏置栅结构 lv/hv P-WELL BCD[C]芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV兼容CMOS芯片与制程结构 被引量：6

7

作者 潘桂忠 《集成电路应用》 2017年第7期21-25,共5页

LV/HV兼容CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容的CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集... LV/HV兼容CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容的CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造工艺 偏置栅结构 lv/hv兼容CMOS芯片结构 制程平面 剖面结构

下载PDF 职称材料

轴向分裂变压器电流分配仿真分析及改进措施 被引量：6

8

作者 王仁 李正绪 +2 位作者 杨家辉 李林达 邓如应 《变压器》 北大核心 2020年第7期35-39,共5页

对一台轴向分裂发电机变压器在半穿越运行工况下的电流分配进行了理论计算,通过3D有限元仿真分析验证了变压器在不对称运行条件下端部调压区域存在电流过流的情况,并提出了改善措施。

关键词 轴向分裂变压器 电流分配 半穿越 强制分流

下载PDF 职称材料

LV/HV兼容N-Well CMOS芯片与制程结构 被引量：2

9

作者 潘桂忠 《集成电路应用》 2017年第8期51-55,共5页

LV/HV兼容N-Well CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区参数可以得到不同的高压。使用MOS芯片结构设计﹑工艺与制... LV/HV兼容N-Well CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区参数可以得到不同的高压。使用MOS芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造工艺 偏置栅结构 lv/hv兼容N-WellCMOS芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV兼容Twice-Well CMOS芯片与制程结构 被引量：2

10

作者 潘桂忠 《集成电路应用》 2017年第9期47-51,共5页

LV/HV兼容Twice-Well CMOS技术,该技术能够实现低压5 V与高压100 V^700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用比通常浅双阱更深的阱,形成其漂移区的偏置栅结构的HV MOS器件。采用MOS芯片结构设计、工艺与制造技术... LV/HV兼容Twice-Well CMOS技术,该技术能够实现低压5 V与高压100 V^700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用比通常浅双阱更深的阱,形成其漂移区的偏置栅结构的HV MOS器件。采用MOS芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造工艺 偏置栅结构 lv/hv兼容Twice-Well CMOS芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV N-Well BCD[B]技术(1)的芯片与制程剖面结构 被引量：1

11

作者 潘桂忠 《集成电路应用》 2018年第10期26-30,共5页

LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS芯片结构设计、工艺与制造技术,得到了芯片制程结构。 展开更多

关键词 集成电路制造 偏置栅结构 lv/hvN-WellBCD[B]技术 制程剖面结构

下载PDF 职称材料

亚微米CMOS芯片与制程剖面结构 被引量：1

12

作者 潘桂忠 《集成电路应用》 2019年第3期30-34,共5页

分析Submiron CMOS技术,使用双阱工艺,能够实现在高阻P型硅衬底上形成IC中各种元器件,并使之互连,实现所设计电路。采用芯片结构设计﹑工艺与制造技术,依该技术得到了芯片与制程结构。

关键词 集成电路制造 Submiron CMOS芯片 制程平面 剖面结构

下载PDF 职称材料

LV/HV N-Well BiCMOS[B]芯片与制程结构

13

作者 潘桂忠 《集成电路应用》 2018年第3期40-44,共5页

LV/HV N-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MO... LV/HV N-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 偏置栅结构 lv/hvN-WellBiCMOS[B] 芯片结构 制程剖面结构

下载PDF 职称材料

LV/HV Twin-Well BiCMOS[B]芯片与制程结构

14

作者 潘桂忠 《集成电路应用》 2018年第4期46-50,共5页

LV/HV Twin-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HVMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用... LV/HV Twin-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HVMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 偏置栅结构 lv/hvTwin-WellBiCMOS[B]芯片 制程结构

下载PDF 职称材料

LV/HV P-Well BiCMOS[B]芯片与制程结构

15

作者 潘桂忠 《集成电路应用》 2018年第2期44-48,共5页

LV/HV P-Well BiCMOS[B]技术能够实现低压5V与高压100~700V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS... LV/HV P-Well BiCMOS[B]技术能够实现低压5V与高压100~700V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多

关键词 集成电路制造 偏置栅结构 lv/hvP-WellBiCMOS[B]芯片结构 制程剖面结构

下载PDF 职称材料