期刊文献+
共找到46篇文章
< 1 2 3 >
每页显示 20 50 100
基于TMS320C6678的雷达信号处理机设计 被引量:10
1
作者 郑章汝 王红敏 +1 位作者 李冬 吴彬 《工业控制计算机》 2012年第11期14-15,共2页
首先了介绍了基于高速串行总线的信号处理机的系统组成,描述了TI公司推出的最新一款8核的DSP-TMS320C6678,分析了VPX应用在信号处理平台上的突出优点。其次,重点介绍了集成4片TMS320C6678的6U通用信号处理板硬件设计,分析了其信号处理... 首先了介绍了基于高速串行总线的信号处理机的系统组成,描述了TI公司推出的最新一款8核的DSP-TMS320C6678,分析了VPX应用在信号处理平台上的突出优点。其次,重点介绍了集成4片TMS320C6678的6U通用信号处理板硬件设计,分析了其信号处理和数据传输带宽等性能。最后,通过实例分析了信号处理机在雷达系统中的应用。 展开更多
关键词 TMS320C6678 高速串行总线 信号处理机 SRapidIO GENET 雷达
下载PDF
高速串行总线与传统航空总线的混合应用研究 被引量:6
2
作者 侯轶宸 冯毅 《航空计算技术》 2019年第3期106-108,111,共4页
嵌入式计算机中高性能处理器的普遍使用,使得处理器间数据通信向大吞吐量趋势迅猛发展。RapidIO通信接口以其高传输速率、低传输延时的特性被广泛地应用于新一代嵌入式计算机的设计中。新一代航空嵌入式计算在追求高性能处理能力的同时... 嵌入式计算机中高性能处理器的普遍使用,使得处理器间数据通信向大吞吐量趋势迅猛发展。RapidIO通信接口以其高传输速率、低传输延时的特性被广泛地应用于新一代嵌入式计算机的设计中。新一代航空嵌入式计算在追求高性能处理能力的同时,稳定可靠的低速航空总线,如ARINC429总线、1553B总线,依然大量使用。而数据传输过程中,高速串行总线与传统航空总线之间数据匹配问题是设计过程中必须考虑的问题。提出了一种使用FPGA实现高速串行总线与传统航空总线数据传输匹配的方法,与传统使用处理器实现传输数据匹配法相比,该方法具有低转换延时、高可靠性等特点。 展开更多
关键词 高速串行总线 航空总线 数据传输 匹配
下载PDF
高速数据总线测试概述 被引量:4
3
作者 曲芳 王剑 孙国强 《计算机与数字工程》 2010年第9期101-104,共4页
文章简要介绍了源同步接口总线和高速串行总线的测试难点和各种测试解决方法。
关键词 高速数据总线 源同步信号 高速串行总线
下载PDF
PCI Express(下一代内部互联技术)在嵌入式系统中的应用 被引量:2
4
作者 董铁庄 吴晴 《微计算机信息》 北大核心 2005年第3期99-100,共2页
本文从目前应用的需要出发,阐明了PCIExpress连接技术出现的必要分析了;PCIExpress连接技术的特性;并把它与PCI总线技术进行比较,给出其在嵌入式系统中的应用拓扑结构图。最后描述了目前各芯片厂商针对PCIExpress连接技术提供的不同芯片。
关键词 PCI EXPRESS 内部互联 高速串行总线 PCI总线 PCI-X
下载PDF
RapidIO高速串行总线的信号完整性测试 被引量:3
5
作者 侯红英 《电讯技术》 2008年第7期94-97,共4页
介绍了高速串行总线信号完整性测试的关键概念,主要包括抖动及分离、眼图、误码评估和码间干扰、测试误差控制等,结合实际RapidIO串行系统应用给出了测试结果,并采用抖动谱等方法对相关指标进行了详细分析。
关键词 高速串行总线 信号完整性测试 抖动谱 眼图 码间干扰
下载PDF
星载高速串行数据处理系统设计与实现 被引量:2
6
作者 宋景星 朱岩 +1 位作者 饶家宁 安军社 《空间科学学报》 CAS CSCD 北大核心 2023年第1期174-182,共9页
遥感卫星图像数据量的高速增长,以及遥感卫星搭载的相机不同工作模式下产生的数据差异化处理的需求,为星间数据处理带来了巨大挑战。针对星载Gbit·s-1级高速数据收发及文件缓存等星间数据处理面临的问题,以百兆每秒级星载高速接收... 遥感卫星图像数据量的高速增长,以及遥感卫星搭载的相机不同工作模式下产生的数据差异化处理的需求,为星间数据处理带来了巨大挑战。针对星载Gbit·s-1级高速数据收发及文件缓存等星间数据处理面临的问题,以百兆每秒级星载高速接收缓存系统为切入点,以遥感卫星数据处理的发展为依据,在分析SerDes传输原理的基础上,采用模型仿真和工程验证的方法,制定了高速串行数据链路层传输协议SSLLP(Satellite Serial Link Layer Protocol)和类文件化高速缓存的策略。在硬件设计和软件开发的基础上,最终完成了具备处理入口速率3.2 Gbit·s^(-1)并能以类文件化的方式缓存64个数据文件的星载数据处理单元的工程实现。测试结果表明,基于SSLLP的高速串行数据接收正确,缓存策略有效,系统高效可靠。该设计已在某型号任务中取得在轨验证,为星载高速串行数据处理系统提供了参考。 展开更多
关键词 星载 高速串行总线 数据处理
下载PDF
基于RapidIO的TIPC通信软件设计 被引量:3
7
作者 王运盛 王坚 周红 《电讯技术》 北大核心 2012年第12期1980-1983,共4页
将透明处理器间通信协议(TIPC)与基于高性能包交换的RapidIO总线相结合,并对RapidIO的应用层协议进行扩展和定义,可以实现全新的基于RapidIO网络的TIPC通信软件。该软件采用层次化和可扩展的协议来定义开放处理器间的通信协议,为各种应... 将透明处理器间通信协议(TIPC)与基于高性能包交换的RapidIO总线相结合,并对RapidIO的应用层协议进行扩展和定义,可以实现全新的基于RapidIO网络的TIPC通信软件。该软件采用层次化和可扩展的协议来定义开放处理器间的通信协议,为各种应用提供面向消息的、与位置无关的通信服务和标准的API函数接口,为解决多处理器、多模块和多系统互连问题提供了方案。基于Ra-pidIO网络的TIPC通信软件在测试中取得了良好的测试结果。 展开更多
关键词 分布式处理体系 高速串行总线 多处理器 通信协议 RAPIDIO TIPC 通信软件设计
下载PDF
嵌入式数字信号并行处理技术研究 被引量:2
8
作者 邓豹 任喜梅 《航空计算技术》 2012年第3期115-118,122,共5页
推动嵌入式数字信号并行处理技术发展主要涉及三个领域的技术:处理器技术、系统的拓扑结构和互连协议。对三项关键技术相关领域技术发展的内容、技术优缺点、技术应用和发展趋势进行了分析。以此为基础,提出了某嵌入式数字信号并行处理... 推动嵌入式数字信号并行处理技术发展主要涉及三个领域的技术:处理器技术、系统的拓扑结构和互连协议。对三项关键技术相关领域技术发展的内容、技术优缺点、技术应用和发展趋势进行了分析。以此为基础,提出了某嵌入式数字信号并行处理模块的设计实现方案。系统具有高速信号处理能力、高速数据传输能力、互连拓扑结构灵活、易扩展、支持容错/重构等特性。 展开更多
关键词 信号处理 数字信号处理器 互连体系结构 高速串行总线
下载PDF
基于高速串行总线的可重构信号处理机 被引量:2
9
作者 梁慧 《现代雷达》 CSCD 北大核心 2011年第5期46-49,共4页
介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设... 介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设计实现和总线错误监测及处理方法。该处理机不仅有效解决了数据传输的瓶颈问题,而且实现了数据传输拓扑结构的可重构,提高了信号处理系统的灵活性和可靠性。 展开更多
关键词 高速串行总线 可重构 数字信号处理机 机载火控雷达
下载PDF
SRIO在某无线通信系统中的应用 被引量:1
10
作者 万毅 袁议玲 《微处理机》 2018年第6期54-57,共4页
随着处理器运算能力的不断提高,处理器间的数据传输成为了限制系统性能的关键性因素,在采用SRIO总线的数字信号并行处理的系统中,SRIO总线交换模块显得格外重要。为满足嵌入式系统中板内多数字信号处理器间高速数据传输的技术需求,设计... 随着处理器运算能力的不断提高,处理器间的数据传输成为了限制系统性能的关键性因素,在采用SRIO总线的数字信号并行处理的系统中,SRIO总线交换模块显得格外重要。为满足嵌入式系统中板内多数字信号处理器间高速数据传输的技术需求,设计某无线通信系统,其业务净荷达300Mb/s,DSP与FPGA之间有超过3Gb/s的数据传输,因此需要采用高速接口。本系统采用SRIO接口来实现数据高速传输,利用FPGA内的高速串行通信接口GTX,实现SRIO通信协议,与DSP之间的SRIO接口模块进行高速传输,再通过射频传到对端设备。测试结果显示,此系统能完全满足设计要求,并具有可靠性高、移植性强、升级简单,易于工程实现的优点。 展开更多
关键词 SRIO技术 高速串行总线 FPGA技术 数据传输
下载PDF
FireWire高速串行总线(IEEE 1394)及其应用前景
11
作者 杨延善 《测控技术》 CSCD 1999年第4期20-21,共2页
介绍了FireWire高速串行总线(即IEEE1394)的结构、性能特点及其应用前景。
关键词 FIREWIRE 高速串行总线 总线 IEEE1394
下载PDF
高速串行RapidIO总线背板信号完整性仿真研究 被引量:3
12
作者 李彦 吴培明 寇小明 《鱼雷技术》 2011年第3期167-171,共5页
信号完整性(SI)是高速电路设计面临的一个主要问题。对109 Hz以上高速信号的信号完整性问题从原理上进行了详细分析,并针对损耗、串扰、反射等因素提出了改善信号完整性的方法。在高速串行RapidIO总线背板的设计中,探索出一套利用HyperL... 信号完整性(SI)是高速电路设计面临的一个主要问题。对109 Hz以上高速信号的信号完整性问题从原理上进行了详细分析,并针对损耗、串扰、反射等因素提出了改善信号完整性的方法。在高速串行RapidIO总线背板的设计中,探索出一套利用HyperLynx工具进行仿真分析和设计验证的方法,即利用前仿真工具LineSim对影响信号完整性的主要参数进行评估,形成设计指导数据;利用后仿真工具BoardSim对布线后的高速背板进行验证,从理论上证明了高速串行RapidIO总线背板的设计是可行的。 展开更多
关键词 信号完整性 高速串行RapidIO总线 背板 HYPERLYNX
下载PDF
RapidIO高速串行总线的信号完整性仿真 被引量:2
13
作者 侯红英 《电讯技术》 2008年第9期67-70,共4页
采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠... 采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法,成为高速串行传输技术中不可或缺的设计手段。 展开更多
关键词 RapidIO高速串行总线 信号完整性 仿真
下载PDF
基于UM-BUS总线的智能轮椅系统的新型体系结构
14
作者 冯绍辉 朱晓燕 张伟功 《电子技术应用》 2018年第9期137-140,145,共5页
针对可重构高速串行总线(UM-BUS)的特性,提出基于UM-BUS总线的智能轮椅系统的新型体系结构,该结构在扩展性、动态容错等方面优于传统体系结构。在新型体系结构的基础上,设计了通用的硬件与软件平台。所设计的智能轮椅控制系统具有扩展... 针对可重构高速串行总线(UM-BUS)的特性,提出基于UM-BUS总线的智能轮椅系统的新型体系结构,该结构在扩展性、动态容错等方面优于传统体系结构。在新型体系结构的基础上,设计了通用的硬件与软件平台。所设计的智能轮椅控制系统具有扩展便捷、高可靠以及通用性强的特点。 展开更多
关键词 可重构高速串行总线 智能轮椅 体系结构 扩展便捷 高可靠 通用性
下载PDF
IEEE 1394应用于航空电子系统图像通信的研究 被引量:13
15
作者 王苗苗 张春熹 史洁琴 《微计算机信息》 北大核心 2006年第04S期225-227,304,共4页
IEEE1394是一种新型的高速串行数据总线,它提供的等时数据传输模式可认为是目前比较理想的解决数字视频图像通信的方案之一。阐述了1394的总体性能特点,从航空电子系统数据通信的需求出发,分析将1394应用到航空电子系统视频图像通信的... IEEE1394是一种新型的高速串行数据总线,它提供的等时数据传输模式可认为是目前比较理想的解决数字视频图像通信的方案之一。阐述了1394的总体性能特点,从航空电子系统数据通信的需求出发,分析将1394应用到航空电子系统视频图像通信的可行性,并通过实验进行验证。实验结果表明,IEEE1394能够满足新一代航电系统大容量数据实时传输的需求。 展开更多
关键词 IEEE 1394 数字视频图像通信 航空电子系统 高速串行数据总线
下载PDF
基于高速串行总线的分布式RS485串口通信接口设计 被引量:12
16
作者 陈彬 陈从靖 《工业控制计算机》 2021年第11期12-13,共2页
工业现场存在大量RS485串口接入设备,然而一般处理器集成的RS485串口个数有限,难以满足实际应用需求。通过研究分析RS485串口的应用需求和变电站辅助设备的结构特点,提出一种基于高速串行总线的分布式RS485串口通信方式,重点讨论了通信... 工业现场存在大量RS485串口接入设备,然而一般处理器集成的RS485串口个数有限,难以满足实际应用需求。通过研究分析RS485串口的应用需求和变电站辅助设备的结构特点,提出一种基于高速串行总线的分布式RS485串口通信方式,重点讨论了通信协议设计和通信接口设计。采用该方案研制的变电站辅助设备,提高了RS485串口可扩展性,易于升级与维护。现场运行结果表明该方案的有效性和实用性。 展开更多
关键词 串行高速总线 分布式 RS485串口 通信
下载PDF
新型总线中并行CRC算法的设计与实现 被引量:11
17
作者 杜瑞 张伟功 +1 位作者 邓哲 朱晓燕 《计算机工程与设计》 CSCD 北大核心 2013年第1期131-135,共5页
为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解... 为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器。在此基础上,给出了它的FPGA实现方案和仿真结果。该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道。 展开更多
关键词 循环冗余校验码(CRC) 高可靠嵌入式系统 故障容错 动态重构 高速串行总线
下载PDF
动态可重构总线数据传输管理方法设计与实现 被引量:9
18
作者 邓哲 张伟功 +1 位作者 朱晓燕 杜瑞 《计算机工程》 CAS CSCD 2013年第1期264-269,共6页
为实现总线多通道数据并发高速传输与容错,解决故障状态下的总线数据动态重构问题,设计一种动态可重构总线数据传输管理方法。采用四体先入先出队列(FIFO)进行数据缓冲存储,利用通道故障状态表,通过4×32矩阵开关数据,传输管理阵列... 为实现总线多通道数据并发高速传输与容错,解决故障状态下的总线数据动态重构问题,设计一种动态可重构总线数据传输管理方法。采用四体先入先出队列(FIFO)进行数据缓冲存储,利用通道故障状态表,通过4×32矩阵开关数据,传输管理阵列组织与4个FIFO缓冲区及所有有效通道间的数据传输。在8通道系统中的实验结果表明,最高通信速率可达到800 Mb/s,能对7个通道故障进行动态容错。 展开更多
关键词 高速串行总线 故障容错 动态重构 并发传输 矩阵开关
下载PDF
基于PCIE总线主模式DMA高速数据传输系统设计 被引量:9
19
作者 李超 邱柯妮 +2 位作者 张伟功 罗俊鹏 徐远超 《电子技术应用》 北大核心 2015年第9期142-145,共4页
介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示... 介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。 展开更多
关键词 PCIE 数据传输系统 DMA 高速串行总线
下载PDF
一种高速串行的FPGA间数据传输方法 被引量:7
20
作者 李晋华 白鹏 卢光献 《电子设计工程》 2019年第6期147-151,共5页
针对多FPGA芯片验证系统中FPGA端口资源有限的问题,提出了一种基于AXI总线协议的多FPGA片间总线传输方法。首先将所需传输的数据整合到AXI总线上,然后采用高速串行总线对数据进行传输,最后搭建FPGA的原型验证平台,通过vivado软件对传输... 针对多FPGA芯片验证系统中FPGA端口资源有限的问题,提出了一种基于AXI总线协议的多FPGA片间总线传输方法。首先将所需传输的数据整合到AXI总线上,然后采用高速串行总线对数据进行传输,最后搭建FPGA的原型验证平台,通过vivado软件对传输数据进行分析,实现了多片FPGA间数据的高速传输。该方法不仅克服了FPGA原型验证系统中I/O端口有限的瓶颈,而且可支持任何厂家的FPGA片间传输,具有很强的工程实践性。 展开更多
关键词 原型验证 FPGA AXI 高速串行总线
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部