数字射频存储器(Digital Radio Frequency Memory,DRFM)在雷达、电子对抗设备的研制、测试等领域得到了广泛关注。典型的DRFM系统由模数转换、下变频、存储、信号处理、上变频以及数模转换等模块组成。其中,存储模块决定了DRFM所能模拟...数字射频存储器(Digital Radio Frequency Memory,DRFM)在雷达、电子对抗设备的研制、测试等领域得到了广泛关注。典型的DRFM系统由模数转换、下变频、存储、信号处理、上变频以及数模转换等模块组成。其中,存储模块决定了DRFM所能模拟的目标距离和数量,是决定DRFM性能的核心模块。现有DRFM中的数据存储器有三种:现场可编程门阵列(Field Programmable Gate Array,FPGA)片上高速Block RAM(Random Access Memory)、片外静态随机存储器(Static Random-Access Memory,SRAM)或片外双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random-Access Memory,DDR SDRAM)。片上Block RAM虽然速度快但容量非常有限,片外静态RAM容量大但价格昂贵,片外DDR存储器价格便宜但读写时序存在随机性,在DRFM系统中的应用受限。在多目标、大带宽、长延迟的应用背景下,存储器带宽、容量与成本之间的矛盾尤为突出。为了解决这个问题,通过研究DDR存储器的存储特性,提出了一种使用DDR存储器作为粗延迟器件,FPGA内部Block RAM作为精延迟器件的两级延迟方案,有效解决了全脉冲存储中目标数量、瞬时带宽与存储深度之间的矛盾。展开更多
在实时信号处理系统中,常常需要对原始数据以及中间处理数据以行或列交错的形式进行访问,使用通用的DDR-SDRAM系统难以满足系统的实时要求.在基于SoC(System on Chip)技术的实时信号处理系统中,设计了具有全新体系结构的存储系统,新的...在实时信号处理系统中,常常需要对原始数据以及中间处理数据以行或列交错的形式进行访问,使用通用的DDR-SDRAM系统难以满足系统的实时要求.在基于SoC(System on Chip)技术的实时信号处理系统中,设计了具有全新体系结构的存储系统,新的存储系统的访存效率达到一般的DDR-SDRAM的2～3倍左右.展开更多
文摘在实时信号处理系统中,常常需要对原始数据以及中间处理数据以行或列交错的形式进行访问,使用通用的DDR-SDRAM系统难以满足系统的实时要求.在基于SoC(System on Chip)技术的实时信号处理系统中,设计了具有全新体系结构的存储系统,新的存储系统的访存效率达到一般的DDR-SDRAM的2～3倍左右.
