期刊文献+
共找到1,675篇文章
< 1 2 84 >
每页显示 20 50 100
基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法 被引量:79
1
作者 邓耀华 吴黎明 +1 位作者 张力锴 李业华 《仪器仪表学报》 EI CAS CSCD 北大核心 2009年第11期2255-2261,共7页
研究基于DDS(直接数字频率合成)的任意波信号产生的机理,在FPGA内嵌SOPC,配置了32位的软微处理器NiosII,利用FPGA实现双DDS的相位累加器,通过数字方法直接实现任意波形的各种频率调制。分析了高速相位累加器截断误差,幅度量化误差和D/A... 研究基于DDS(直接数字频率合成)的任意波信号产生的机理,在FPGA内嵌SOPC,配置了32位的软微处理器NiosII,利用FPGA实现双DDS的相位累加器,通过数字方法直接实现任意波形的各种频率调制。分析了高速相位累加器截断误差,幅度量化误差和D/A非线性引起的杂散分量产生的原因。推导出DDS相位噪声模型,针对信号的频谱成份设计了高阶低通滤波器对输出信号滤波。结合NiosII,设计硬件电路对输出信号进行幅频校正,保证了信号幅值的稳定输出及实际显示数值的一致性。测试表明,信号波形发生器能输出稳定、高带宽、高速度、高精度、低衰减的任意波形,三角波的输出频率大于1MHz,输出信号幅度峰峰值在50mV~20V范围内以10mV的步进调节。 展开更多
关键词 任意波发生器 sopc 双DDS 相位截断 高阶滤波器 幅频校正
下载PDF
Avalon总线与SOPC系统架构实例 被引量:24
2
作者 徐宁仪 周祖成 《半导体技术》 CAS CSCD 北大核心 2003年第2期17-20,共4页
介绍了可编程系统集成(SOPC)的基本概念和Avalon总线,着重描述了Avalon总线的内容和操作,利用SOPC Builder搭建了一个SOPC的实例,在Altera的Excalibur Nios开发板上进行了仿真验证。
关键词 AVALON总线 sopc 系统架 嵌入式微处理器 集成电路 可编程系统集成
下载PDF
SOPC设计中的用户自定义逻辑 被引量:27
3
作者 方茁 陈泽文 彭澄廉 《计算机工程》 CAS CSCD 北大核心 2004年第17期42-44,共3页
SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案,它可以有选择地将处理器、存储器、I/O等系统设计需要的组件集成到一个PLD器件上。但是为了构建一个高效的片上系统,用户需要面向应用的IP组件。IP组件可以由供应商提供,或者... SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案,它可以有选择地将处理器、存储器、I/O等系统设计需要的组件集成到一个PLD器件上。但是为了构建一个高效的片上系统,用户需要面向应用的IP组件。IP组件可以由供应商提供,或者是用户自定义。在SOPC设计中可方便地加入用户自定义逻辑,而用户自定义逻辑具有灵活性、紧耦合性、高效率、低功耗等特性,使SOPC设计的优越性得以充分体现。该文简要介绍了SOPC设计架构,然后通过一个实例,详细介绍了SOPC设计中用户自定义逻辑的实现方法和效果。 展开更多
关键词 片上可编程系统 IP核 用户自定义逻辑 NlOS微处理器
下载PDF
基于FPGA/SOPC的预测控制器设计与实现 被引量:43
4
作者 胡云峰 陈虹 +1 位作者 刘明星 许芳 《仪器仪表学报》 EI CAS CSCD 北大核心 2010年第6期1241-1248,共8页
针对模型预测控制在微型设备及嵌入式系统应用中的实时性问题,从硬件实现控制算法的角度研究了基于FPGA(field programmable gate array)的预测控制器的设计和实现。采用基于Nios II嵌入式软核处理器的FPGA/SOPC(system on pro-grammabl... 针对模型预测控制在微型设备及嵌入式系统应用中的实时性问题,从硬件实现控制算法的角度研究了基于FPGA(field programmable gate array)的预测控制器的设计和实现。采用基于Nios II嵌入式软核处理器的FPGA/SOPC(system on pro-grammable chip,可编程片上系统)方案,在FPGA芯片上构建SOPC系统,设计SOPC的硬件及软件系统,实现了基于FPGA的预测控制器;建立了基于FPGA和dSPACE系统的实时仿真平台,并进行了控制器实时仿真实验。实时仿真实验验证了基于FPGA的预测控制器的功能及实时性。实验结果表明基于FPGA的预测控制器提高了算法的实时性,并具有微型化等特性,能满足新应用的需求。 展开更多
关键词 预测控制 FPGA sopc 实时仿真
下载PDF
基于软核Nios II的SOPC数据采集系统的设计 被引量:26
5
作者 王锐 雷金奎 《计算机测量与控制》 CSCD 2008年第8期1199-1201,共3页
从自主研发的角度,介绍了一种基于Nios II软核处理器的高速多路数据采集系统的设计和实现过程,并说明了SOPC系统开发的一般流程以及系统软硬件架构的设计;该系统采用AD522芯片实现了信号放大,采用AD976进行数模转换,采用K6T1008C2C-L进... 从自主研发的角度,介绍了一种基于Nios II软核处理器的高速多路数据采集系统的设计和实现过程,并说明了SOPC系统开发的一般流程以及系统软硬件架构的设计;该系统采用AD522芯片实现了信号放大,采用AD976进行数模转换,采用K6T1008C2C-L进行数据存取,采用USB接口芯片ISP1581与工控机进行通讯,FPGA芯片采用ALTERA公司的EP2C5F256C8;该系统是以PFGA为核心,体现了SOPC系统集成度高、灵活性强的特点,并能缩短产品的开发周期。 展开更多
关键词 FPGA NiosⅡ sopc IIR滤波 USB2.0
下载PDF
SOPC——基于FPGA的SoC设计策略 被引量:9
6
作者 周恒 罗斯青 《山西电子技术》 2003年第1期6-9,16,共5页
介绍了SoC的特点 ,并针对其设计所而临的问题提出了Altera公司的解决方案———SOPC ,以及相关的Excalibur芯片和开发工具QuartusII与SOPCBuilder。
关键词 sopc FPGA SOC设计 片上可编程系统 片上系统 Excalibur QUARTUSII sopc-Bui1der
下载PDF
系统级可编程芯片(SOPC)设计思想与开发策略 被引量:7
7
作者 刘达 龚建荣 《现代电子技术》 2002年第11期1-4,共4页
针对 SOPC全新的设计流程 ,提出了基于 IP的 SOPC设计集成平台概念及设计思想与开发策略 ,并介绍了基于 FPGA/CPL D的
关键词 系统级可编程芯片 知识产权 电子设计自动化 系统级集成 现场可编程门阵列 复杂可编程逻辑器件
下载PDF
高职院校校本SPOC课程资源建设探索 被引量:29
8
作者 张怀南 《职业技术教育》 北大核心 2019年第20期29-33,共5页
高职院校校本SPOC资源建设是推进职业教育专业教学资源库建设和应用的重要环节,校本资源更符合本校特色定位,匹配本校教师的教学能力以及贴近本校学生的认知水平和学习需求。高职校本SPOC课程资源建设要遵循教学设计完整性、资源形式多... 高职院校校本SPOC资源建设是推进职业教育专业教学资源库建设和应用的重要环节,校本资源更符合本校特色定位,匹配本校教师的教学能力以及贴近本校学生的认知水平和学习需求。高职校本SPOC课程资源建设要遵循教学设计完整性、资源形式多媒化、互动渠道多样性、评价方法多元化四个原则,从课程定位与需求分析、课程结构体系、课程学习资源等方面进行具体设计与实现,从以赛促建、强化应用、组建团队、政策保障四个维度推进校本资源的持续性建设。 展开更多
关键词 高职院校 校本课程资源 SPOC MOOC
下载PDF
基于SOPC的智能车辆道路识别与跟踪 被引量:25
9
作者 黄海波 蒋伟荣 +2 位作者 刘勇 李学等 徐娇 《仪器仪表学报》 EI CAS CSCD 北大核心 2012年第2期321-326,共6页
对基于PC的道路识别系统进行改进,利用SOPC技术在以单片FPGA芯片为核心的硬件平台上,完成了包括3×3窗口模块、改进的快速中值滤波、基于自适应阈值的Sobel边缘检测和Hough变换等图像预处理功能。通过μC/OS-II嵌入式实时操作系统... 对基于PC的道路识别系统进行改进,利用SOPC技术在以单片FPGA芯片为核心的硬件平台上,完成了包括3×3窗口模块、改进的快速中值滤波、基于自适应阈值的Sobel边缘检测和Hough变换等图像预处理功能。通过μC/OS-II嵌入式实时操作系统来调度系统初始化、数据接收、道路识别、车辆控制和状态监控等任务,保证了视频导航的实时性要求。静态道路图像识别和实际道路行驶测试表明,该系统在一定干扰的情况下,成功实现了视频导航功能,具有较强的道路识别跟踪能力,且在速度、价格、灵活性上有很大的优势。 展开更多
关键词 智能车辆 sopc 道路识别 导航
下载PDF
SOPCBuilder中IP构件的设计与实现 被引量:9
10
作者 周学功 彭澄廉 《计算机工程与设计》 CSCD 北大核心 2005年第2期293-295,338,共4页
Altera公司的SOPC Builder是一个灵活、方便的系统设计工具,用来在可编程逻辑器件上快速搭建片上系统。 有效的片上系统设计依赖于可复用的IP核。介绍了可编程片上系统中IP核总线接口的设计,并结合实例说明如何将 用户逻辑包装成SOPC Bu... Altera公司的SOPC Builder是一个灵活、方便的系统设计工具,用来在可编程逻辑器件上快速搭建片上系统。 有效的片上系统设计依赖于可复用的IP核。介绍了可编程片上系统中IP核总线接口的设计,并结合实例说明如何将 用户逻辑包装成SOPC Builder的IP构件,以方便今后的复用。 展开更多
关键词 sopc 构件 IP核 总线接口 可编程片上系统 可编程逻辑器件 系统设计 Altera公司 可复用 用户
下载PDF
基于Nios的SOPC系统设计以及程序引导 被引量:6
11
作者 柳一村 《电子技术(上海)》 2005年第6期70-72,共3页
Nios是Altera公司推出的嵌入式处理器软核,基于Nios内核的片上可编程系统,配以丰富的IPCore,用户可以构成各种不同的智能系统,基于Nios的SOPC系统运算速度快,硬件结构简洁、灵活、开放,性价比高,可以广泛地应用于通信、家电、控制等众... Nios是Altera公司推出的嵌入式处理器软核,基于Nios内核的片上可编程系统,配以丰富的IPCore,用户可以构成各种不同的智能系统,基于Nios的SOPC系统运算速度快,硬件结构简洁、灵活、开放,性价比高,可以广泛地应用于通信、家电、控制等众多领域。 展开更多
关键词 NIOS 程序引导 系统设计 sopc Altera公司 片上可编程系统 嵌入式处理器 Core 运算速度 PC系统 智能系统 硬件结构 性价比 通信
原文传递
新的片上可编程系统(SOPC)解决方案Nios 被引量:5
12
作者 陈秀玲 周欣 陈黎平 《今日电子》 2003年第7期10-12,共3页
本文介绍了Altera公司新近开发的SOPC(System On a Programmable Chip)解决方案——Nios,并结合实例Nios开发板的调试过程,讨论了Nios的应用,以及调试过程中所遇到的一些问题及其解决方法。
关键词 片上可编程系统 sopc Nios软核处理器技术 Altera公司
下载PDF
基于SOPC的PCI通信接口设计与实现 被引量:20
13
作者 李攀 田泽 +2 位作者 蔡叶芳 张亮 杨海波 《计算机技术与发展》 2009年第9期211-214,共4页
为实现SOPC子系统与主机的相互通信,介绍了基于嵌入PowerPC的Xilinx FPGA的SOPC设计,使用Xilinx提供的OPB-PCI总线桥接器,完成了SOPC系统与其它PCI主、从设备的PCI通信接口。仿真、测试结果表明,该桥接器能以较高的传输效率实现PCI总线... 为实现SOPC子系统与主机的相互通信,介绍了基于嵌入PowerPC的Xilinx FPGA的SOPC设计,使用Xilinx提供的OPB-PCI总线桥接器,完成了SOPC系统与其它PCI主、从设备的PCI通信接口。仿真、测试结果表明,该桥接器能以较高的传输效率实现PCI总线上各个设备之间的相互访问。该设计方法简单、快捷,可以很方便地实现SOPC系统的片上数据传输和处理,使SOPC硬件平台具有了优良的可扩展性能。 展开更多
关键词 PCI 桥接器 sopc
下载PDF
基于FPGA的电磁超声测厚仪 被引量:17
14
作者 段伟亮 康磊 +2 位作者 张晓辉 王淑娟 翟国富 《仪表技术与传感器》 CSCD 北大核心 2010年第4期14-16,19,共4页
为了改善测厚系统抗干扰能力、降低系统复杂度、提高测量效率,研制了一种基于FPGA的电磁超声测厚仪。设计了基于FPGA的回波信号处理模块,实现了电磁超声回波信号的实时处理;采用SOPC技术,增强了软件灵活性,简化了系统硬件电路。实验结... 为了改善测厚系统抗干扰能力、降低系统复杂度、提高测量效率,研制了一种基于FPGA的电磁超声测厚仪。设计了基于FPGA的回波信号处理模块,实现了电磁超声回波信号的实时处理;采用SOPC技术,增强了软件灵活性,简化了系统硬件电路。实验结果表明:该测厚仪具有无需声耦合剂、抗干扰能力强、检测效率较高等特点,分辨力可达0.1 mm. 展开更多
关键词 电磁超声换能器 测厚仪 FPGA sopc
下载PDF
基于SOPC技术的高速图像采集控制系统的设计与研究 被引量:17
15
作者 尚媛园 杨新华 +2 位作者 徐达维 赵晓旭 牛慧卓 《传感技术学报》 CAS CSCD 北大核心 2011年第6期864-869,共6页
针对高速图像采集控制系统中带宽不足的问题,应用SOPC(System on a Programmable Chip)技术在Avalon总线中嵌入自定义外设完成图像采集、图像数据压缩和图像存储,大大提高了系统的成像速度。首先,通过在图像采集端对数据进行流水线压缩... 针对高速图像采集控制系统中带宽不足的问题,应用SOPC(System on a Programmable Chip)技术在Avalon总线中嵌入自定义外设完成图像采集、图像数据压缩和图像存储,大大提高了系统的成像速度。首先,通过在图像采集端对数据进行流水线压缩编码的方法,将数据量压缩为原来的四分之三。然后,基于VHDL设计并实现DMA控制器,该自定义DMA控制器可以把图像数据直接存入SDRAM中的两块缓存区,省掉了传统数据采集系统中必须使用FIFO对数据进行缓存的环节,减轻了CPU的数据传输任务。另外,通过将系统图像采集模块和数据传输模块的并行化处理,提高了成像系统工作的效率。最后,在2k×2k高速CMOS成像系统上进行了实现,通过速度测试和成像测试验证了该图像采集控制系统设计的可行性与灵活性。 展开更多
关键词 图像采集 sopc DMA控制器 并行处理 高速
下载PDF
基于FPGA NiosⅡ的等精度频率计设计 被引量:16
16
作者 郝统关 程明 《电测与仪表》 北大核心 2009年第2期56-58,共3页
介绍了一种利用FPGA芯片设计的等精度频率计。对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能,采用SOPC设计技术和基于NiosⅡ嵌入式软核处理器的系统设计方案,通过在FPGA芯片上配置NiosII软核处理器进行数据运算处理,利用... 介绍了一种利用FPGA芯片设计的等精度频率计。对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能,采用SOPC设计技术和基于NiosⅡ嵌入式软核处理器的系统设计方案,通过在FPGA芯片上配置NiosII软核处理器进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好。整个系统在一片FPGA芯片上实现,系统测量精度高,实时性好,具有灵活的现场可更改性。 展开更多
关键词 等精度 频率计 FPGA sopc NiosⅡ
下载PDF
基于SOPC的指纹识别系统的设计与实现 被引量:6
17
作者 胡国安 艾明晶 骆志勇 《计算机工程与应用》 CSCD 北大核心 2006年第8期96-99,186,共5页
论文探讨了一种基于SOPC(SystemonaProgrammableChip,可编程片上系统)的指纹识别系统的设计方案——CPU结合用户自定义逻辑的方案[5]。此方案的设计思想是以下载到FPGA(FieldProgrammableGateArray)的Nios3.0嵌入式软核CPU为系统控制模... 论文探讨了一种基于SOPC(SystemonaProgrammableChip,可编程片上系统)的指纹识别系统的设计方案——CPU结合用户自定义逻辑的方案[5]。此方案的设计思想是以下载到FPGA(FieldProgrammableGateArray)的Nios3.0嵌入式软核CPU为系统控制模块,并运用FPGA逻辑单元实现指纹图像处理,从而达到高速指纹识别。本方案中指纹图像处理的大部分算法采用VerilogHDL(HardwareDescriptionLanguage)硬件描述语言设计的专用指纹图像处理模块实现,在很大程度上提高了系统速度。论文给出了系统的总体设计方案,实现了系统功能,对系统的测试结果进行了分析,并根据实际情况对系统进行了优化,减少了器件资源的耗用。 展开更多
关键词 sopc 指纹识别 FPGA NIOS VERILOG HDL
下载PDF
FPGA软硬件协同处理实时图像处理系统 被引量:15
18
作者 沈淦松 叶玉堂 +1 位作者 刘霖 刘娟秀 《光电工程》 CAS CSCD 北大核心 2012年第10期143-150,共8页
基于PC机图像处理系统实时性不强,DSP+FPGA图像处理系统的成本高、资源利用率低,单纯使用FPGA硬件实现的图像算法类型较为单一,针对这一系列问题,提出了一种基于FPGA软硬件协同处理的实时图像处理系统。采用一片FPGA芯片作为系统的核心... 基于PC机图像处理系统实时性不强,DSP+FPGA图像处理系统的成本高、资源利用率低,单纯使用FPGA硬件实现的图像算法类型较为单一,针对这一系列问题,提出了一种基于FPGA软硬件协同处理的实时图像处理系统。采用一片FPGA芯片作为系统的核心,利用CCD相机等采集图像,通过SSRAM将图像缓存,以SOPC为控制核心,协调软硬件共同进行图像处理。易于使用硬件实现的图像处理模块(如滤波、形态学算法、图像校正、边缘检测等)均使用Verilog HDL语言实现,通过SOPC控制这些图像处理模块,实现相应的图像处理功能;而硬件难于实现的部分(如流程控制、复杂的分支判断)则使用SOPC中的CPU来实现。实验表明,系统实时性强、图像处理速度快、可进行复杂图像算法的运算,同时具有设计简单、应用灵活、成本低的特点。 展开更多
关键词 图像处理 软硬件协同 sopc
下载PDF
基于NIOS II的导航系统平台的设计 被引量:15
19
作者 李耀 崔燕 《微计算机信息》 北大核心 2006年第03Z期108-110,共3页
介绍了一种新的基于NIOSII的导航系统的设计方案.NIOS是建立在FPGA上的嵌入式微处理器软核,由于它硬件设计上的灵活性和可裁减性,使得软件设计上"平台"的概念延伸到硬件设计中。本文就是把NIOSII硬件平台的方案,在导航系统计... 介绍了一种新的基于NIOSII的导航系统的设计方案.NIOS是建立在FPGA上的嵌入式微处理器软核,由于它硬件设计上的灵活性和可裁减性,使得软件设计上"平台"的概念延伸到硬件设计中。本文就是把NIOSII硬件平台的方案,在导航系统计算机设计上进行了有益尝试,实践证明,本设计不但实现了预期功能,而且为以后在其他导航产品上快速的移植硬件和软件系统,提供了有力保证。 展开更多
关键词 NIOS sopc FPGA 导航系统 硬件和软件平台
下载PDF
基于Nios Ⅱ的高速图像采集系统的设计 被引量:11
20
作者 袁海林 《电子器件》 CAS 2007年第4期1329-1331,1336,共4页
研究了一种基于SOPC技术的嵌入式高速图像采集控制系统的设计方案.该系统通过在FPGA芯片上配置Nios Ⅱ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV7181和编码芯片ADV7123实... 研究了一种基于SOPC技术的嵌入式高速图像采集控制系统的设计方案.该系统通过在FPGA芯片上配置Nios Ⅱ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV7181和编码芯片ADV7123实现了图像的高速A/D、D/A转换、存储和回放等功能.由于采用了SOPC和DMA控制技术,该系统具有设计灵活、图像处理速度快和扩展性好等优点. 展开更多
关键词 嵌入式系统 sopc NiosⅡ 图像采集 DMA
下载PDF
上一页 1 2 84 下一页 到第
使用帮助 返回顶部