基于60x总线的Lockstep处理器架构 被引量：8

1

作者 周啸 李鹏 韩强 《航空计算技术》 2015年第1期127-130,共4页

在航空器、汽车等很多需要高可靠性计算的系统中,通常采用余度技术。随着余度系统带来的功耗、体积、重量、管理等方面的问题越来越严重,要求处理器达到很高的可靠性以降低系统余度。Lockstep处理器架构能够迅速监测处理器运行的错误,... 在航空器、汽车等很多需要高可靠性计算的系统中,通常采用余度技术。随着余度系统带来的功耗、体积、重量、管理等方面的问题越来越严重,要求处理器达到很高的可靠性以降低系统余度。Lockstep处理器架构能够迅速监测处理器运行的错误,进行故障隔离,防止故障蔓延,在处理器级实现高可靠性。进而,Lockstep处理器架构作为新型高可靠计算系统的关键技术,可以实现信息处理的高完整性和高可用性。对Lockstep技术进行分析研究并进行设计实现,实现一种高可靠、高可用的计算处理架构。 展开更多

关键词 锁步 高可靠 容错 纠错

下载PDF 职称材料

基于Lockstep的容错技术的研究 被引量：3

2

作者 付爱英 周晶晶 《科技广场》 2012年第7期70-73,共4页

为了更加有效地理解和部署云计算平台的高可用性,本文针对实现云计算平台高可用性的容错技术进行了研究。回顾了容错技术的发展历程,重点研究了Lockstep技术的原理;以Vmware为例,分析了Vmware Vlockstep技术原理及Vmware容错实现机制,... 为了更加有效地理解和部署云计算平台的高可用性,本文针对实现云计算平台高可用性的容错技术进行了研究。回顾了容错技术的发展历程,重点研究了Lockstep技术的原理;以Vmware为例,分析了Vmware Vlockstep技术原理及Vmware容错实现机制,展示了实现云计算平台高可用性的技术原理。 展开更多

关键词 容错 锁步 虚拟锁步 云计算

下载PDF 职称材料

基于分级容错技术的高完整计算机系统设计 被引量：4

3

作者 解文涛 王锐 《电光与控制》 CSCD 北大核心 2019年第10期106-110,共5页

对国内外三代机、四代机及民机中的机载安全性关键系统发展情况进行深入分析,总结了多通道表决、比较对故障静默等典型容错计算机架构的技术特点,围绕新一代飞机对机载安全关键计算机系统的可靠性、容错能力、故障检测隔离能力、实时性... 对国内外三代机、四代机及民机中的机载安全性关键系统发展情况进行深入分析,总结了多通道表决、比较对故障静默等典型容错计算机架构的技术特点,围绕新一代飞机对机载安全关键计算机系统的可靠性、容错能力、故障检测隔离能力、实时性的新挑战,提出了基于分级容错技术实现的高完整计算机系统设计思路,描述了分层分级实现高完整性容错的设计原理,并对其所涉及的Lock-step技术、时间触发网络等关键技术给出了解决途径,可满足下一代飞行器的发展需要,提升机载安全关键计算机系统的安全性、可靠性。 展开更多

关键词 飞行控制系统 安全性关键系统 容错 锁步 时间触发架构

下载PDF 职称材料

一种基于可重构片上互连的多核处理器架构 被引量：2

4

作者 刘强 苏嘉玮 +2 位作者 罗宇 王滔 孙泽渝 《上海航天（中英文）》 CSCD 2021年第4期60-67,74,共9页

面向宇航应用,基于可重构片上互连,本文提出了一种新型的多核处理器架构。该架构在锁步技术的基础上进行了改进,利用可重构片上互连使得锁步技术引入的冗余核可以分时复用,以充分发挥多核性能。基于该架构的处理器软件编程,需对任务进... 面向宇航应用,基于可重构片上互连,本文提出了一种新型的多核处理器架构。该架构在锁步技术的基础上进行了改进,利用可重构片上互连使得锁步技术引入的冗余核可以分时复用,以充分发挥多核性能。基于该架构的处理器软件编程,需对任务进行关键等级划分,使得非关键任务可以线程级并行执行,关键任务锁步执行,满足宇航应用对高可靠和高性能的需求。本文给出了该架构基于第五代精简指令集(RISC-V)的一种实现,并进行验证。结果表明:该架构实现了多核处理器在多核锁步和多核并行两种状态之间切换,分别获得高可靠或高性能的特性。 展开更多

关键词 宇航 可重构片上互连 处理器 锁步 RISC-V

下载PDF 职称材料

面向高可靠汽车电子系统的低延时异构多核并行差错检测方法

5

作者 吕浙帆 王天成 李华伟 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2023年第11期1789-1801,共13页

与业界常用的双核锁步方法相比,异构并行差错检测技术以较小的面积开销实现接近的差错覆盖率,但是会增加差错检测延时并影响主核的性能.针对差错检测不及时带来的潜在安全风险,提出一种低延时的异构并行差错检测方法.首先通过复制寄存... 与业界常用的双核锁步方法相比,异构并行差错检测技术以较小的面积开销实现接近的差错覆盖率,但是会增加差错检测延时并影响主核的性能.针对差错检测不及时带来的潜在安全风险,提出一种低延时的异构并行差错检测方法.首先通过复制寄存器时暂停物理寄存器释放的策略降低复制寄存器对主核性能的影响;然后利用主核控制流指导检查核取指,并基于预测检查核运行时间来划分程序段,以提升差错检测的性能,使得最大差错检测延时可控.使用1个开源香山处理器核作为主核,16个开源Rocket处理器作为检查核进行了方法实现,采用基准程序评估的实验结果表明,所提方法能够以50%的逻辑开销和22%的存储开销实现差错检测,小于双核锁步接近100%的面积开销.同时,在主核上的平均性能开销小于1%,且能将差错检测延迟控制在2000个时钟周期以内.此外,与原有分支预测策略相比,检查核的平均性能提升了14.9%. 展开更多

关键词 差错检测 容错 可靠性 异构处理器 锁步

下载PDF 职称材料

艺术体操与音乐

6

作者 雷秀英 《交响（西安音乐学院学报）》 1992年第2期78-80,共3页

一、艺术体操和音乐各自基本特征及其关系 艺术体操是形体的艺术,是由人体流动美的线条,美的造型姿态、动的群体构图,以具有诗化的动态引发人们的健康,美感和积极的思维活动,从而达到情感体验和理念认识的统一。艺术体操介乎于纯以审美... 一、艺术体操和音乐各自基本特征及其关系 艺术体操是形体的艺术,是由人体流动美的线条,美的造型姿态、动的群体构图,以具有诗化的动态引发人们的健康,美感和积极的思维活动,从而达到情感体验和理念认识的统一。艺术体操介乎于纯以审美为目的舞蹈和纯以竞技为目的的其它体育项目两者之间,它有审美目的,又有技能技巧的要求。其基本要求是:动作的姿态、节奏、表情和韵律。 展开更多

关键词 体育项目 体操动作 理念认识 动作组合 鉴赏能力 锁步 基本功训练 完成动作 体操运动员 艺术色彩

下载PDF 职称材料

一种提高通用处理模块数据完整性的设计方法

7

作者 朱启昌 郭锦铠 于乐 《航空电子技术》 2022年第3期47-52,共6页

航空电子产品中为了满足高安全等级应用的驻留需求,通用处理模块的数据完整性指标需要达到Level A(10-9)级。基于当前元器件的可靠性和产品设计的复杂度,产品的数据完整性一般在10-3到10-5的水平,无法满足产品的设计需求。本文提出了一... 航空电子产品中为了满足高安全等级应用的驻留需求,通用处理模块的数据完整性指标需要达到Level A(10-9)级。基于当前元器件的可靠性和产品设计的复杂度,产品的数据完整性一般在10-3到10-5的水平,无法满足产品的设计需求。本文提出了一种基于数据锁步的设计方法,该方法可用当前的软硬件资源在工程项目中设计出满足高完整性要求的产品。 展开更多

关键词 数据完整性 锁步 通用处理模块 冗余

下载PDF 职称材料

迂夫子习舞记

8

作者 金丹 路夫 《民族文学》 1994年第8期46-50,共5页

《百家姓》上没有迂姓,迂夫子是迂腐的读书人,俗称书呆子。他呆,也读过几天书,人们就送给他这个绰号。博物馆前小广场东侧,松树林两边,各有一处教交谊舞的园地。迂夫子和他的舞伴,每日清晨在西教舞场学习交谊舞,权当早起锻炼身体。四月... 《百家姓》上没有迂姓,迂夫子是迂腐的读书人,俗称书呆子。他呆,也读过几天书,人们就送给他这个绰号。博物馆前小广场东侧,松树林两边,各有一处教交谊舞的园地。迂夫子和他的舞伴,每日清晨在西教舞场学习交谊舞,权当早起锻炼身体。四月一日星期五这天早晨,迂夫子的舞伴突发奇想: "走哇!到那边去看看。" 展开更多

关键词 《百家姓》 锁步 松树林 不知道 摇摇头 胯下之辱 火力侦察 最后一幕 可真 她说

原文传递

一种异构多核处理器的并行流存储结构 被引量：7

9

作者 邓让钰 陈海燕 +7 位作者 窦强 徐炜遐 谢伦国 戴泽福 李永进 夏军 罗莉 张民选 《电子学报》 EI CAS CSCD 北大核心 2009年第2期312-317,共6页

异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战... 异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战.针对YHFT64-3处理器,本文提出了一种并行流层次存储结构,深入阐述了如何体现应用特点、支持并行数据流处理的存储系统的设计思想和方法,从多个层次实现对并行数据流的挖掘或捕获.测试结果表明,这种存储结构体现了应用特点,能够较好地发挥YHFT64-3处理器的性能,同频情况下(500MHz),YHFT64-3比YHFT64-2性能高2—3个数量级,与1.6GHz的Itanium2性能相当,但代价更低. 展开更多

关键词 异构多核处理器 流体系结构 预取 存储调度 优化的锁步执行模型

下载PDF 职称材料

处理器Lockstep技术研究 被引量：5

10

作者 陈浩 《数字技术与应用》 2012年第8期56-58,共3页

文章介绍了处理器Lockstep技术的概念和包含的内容,分析了该技术对计算机系统的故障检测、隔离、以及余度管理的影响,最后对三种Lockstep实现方式的差异进行了分析和研究。

关键词 Lockstep(锁步) BYZANTINE Faul(t拜占庭故障) 故障检测与隔离 余度管理

下载PDF 职称材料

面向车载功能安全的低开销超标量双核锁步处理器架构设计 被引量：1

11

作者 张承译 王明羽 +1 位作者 虞志益 李兆麟 《汽车工程学报》 2024年第2期313-320,共8页

在车载功能安全领域,双核锁步架构是一种被广泛应用于解决处理器故障的冗余架构。为支持细粒度故障处理的超标量处理器提出一种新颖的双核锁步架构,通过以分支跳转指令的形式执行程序回滚,该架构能在故障发生的同一时钟周期内检测和纠... 在车载功能安全领域,双核锁步架构是一种被广泛应用于解决处理器故障的冗余架构。为支持细粒度故障处理的超标量处理器提出一种新颖的双核锁步架构,通过以分支跳转指令的形式执行程序回滚,该架构能在故障发生的同一时钟周期内检测和纠正故障,且不需要额外的专用硬件模块来满足细粒度回滚的需求。还提出一种虚拟写回机制,该机制将特定数据传送到只读寄存器以防止故障衍生,使处理器无需在程序执行期间持续保存现场,从而显著节省了面积开销。试验结果表明,该架构对注入处理器的故障实现了较彻底的故障覆盖,对处理器原型的性能影响很小,与先前双核锁步相关的工作相比,时间和面积开销更小。 展开更多

关键词 双核锁步 处理器 故障处理 程序回滚

下载PDF 职称材料

基于双核锁步的多核处理器SEU加固方法

12

作者 郭强 伍攀峰 许振龙 《计算机测量与控制》 2024年第3期293-299,共7页

以单粒子翻转为代表的软错误是制约COTS器件空间应用的主要因素之一;为了满足空间应用对高集成卫星电子系统抗辐照防护的要求,提出了一种面向通用多核处理器的单粒子翻转加固方法,通过软件层面双核互检,在不额外增加硬件开销的前提下,... 以单粒子翻转为代表的软错误是制约COTS器件空间应用的主要因素之一;为了满足空间应用对高集成卫星电子系统抗辐照防护的要求,提出了一种面向通用多核处理器的单粒子翻转加固方法,通过软件层面双核互检,在不额外增加硬件开销的前提下,充分提高了COTS器件的可靠性,具有良好的可移植性和较强的工程实用价值;进行软件故障注入实验,在程序执行的关键节点注入错误信息,验证该双核互检方法实用性;实验结果表明双核互锁方法可以100%检测出系统中产生的单粒子翻转,抗软错误能力满足应用需要。 展开更多

关键词 双核锁步 抗辐射加固 单粒子翻转 多核处理器 软件故障注入

下载PDF 职称材料

面向军用电子系统的高性能高可靠处理器设计技术 被引量：2

13

作者 张海金 苏若皓 +3 位作者 崔媛媛 娄冕 刘思源 郭娜娜 《微电子学与计算机》 北大核心 2020年第3期66-70,共5页

随着军用电子系统的信息化、智能化、集成化水平不断提升,其所需实现的任务种类和数量越来越多,其所处作战环境也越来越复杂,使得其对高性能高可靠处理器的需求越来越迫切.针对军用电子系统对处理器的高性能应用需求,本文运用双发射指... 随着军用电子系统的信息化、智能化、集成化水平不断提升,其所需实现的任务种类和数量越来越多,其所处作战环境也越来越复杂,使得其对高性能高可靠处理器的需求越来越迫切.针对军用电子系统对处理器的高性能应用需求,本文运用双发射指令执行技术、分支预测优化技术以及紧耦合的片上存储管理技术等提升处理器的指令执行效率;针对军用电子系统对处理器的高可靠应用需求,本文应用基于锁步结构的指令恢复技术来提高处理器的容错能力,并采用ECC校验技术和冗余备份技术来提高片上存储系统的纠检错能力和可靠性水平.最终,实现了一款性能达到2 DMIPS/MHz、主频达到300 MHz的面向军用电子系统高性能高可靠处理器. 展开更多

关键词 双发射 紧耦合存储管理 锁步控制 ECC校验

下载PDF 职称材料

高可靠性容错服务器在焦化控制系统中的设计及应用 被引量：2

14

作者 王增波 《制造业自动化》 北大核心 2011年第9期111-113,共3页

随着计算机容错技术越来越多的应用于低端服务器领域以及容错服务器价格的逐渐下降,使得应用容错服务器替代焦化控制系统中使用的传统双机热备方案成为可能。采用容错服务器方案的高速数据库及I/O服务器的连续可用性高于99.999%,同时节... 随着计算机容错技术越来越多的应用于低端服务器领域以及容错服务器价格的逐渐下降,使得应用容错服务器替代焦化控制系统中使用的传统双机热备方案成为可能。采用容错服务器方案的高速数据库及I/O服务器的连续可用性高于99.999%,同时节省了软件及系统维护成本,并从最大程度降低了人为因素对系统可靠性的影响,为焦化控制系统的数据库服务器连续运转提供了有力的保障。 展开更多

关键词 STRATUS 容错 连续处理技术 锁步技术 可用性 维护性 经济效益

下载PDF 职称材料

基于GSPN的锁步处理器系统可靠性建模与分析 被引量：2

15

作者 李联 杨淏天 《计算机工程》 CAS CSCD 北大核心 2019年第7期296-302,共7页

针对锁步自监控处理器系统的可靠性建模与分析问题,在双机同步系统的基础上,构建一种具有错误自检、故障定位和失效修复功能的锁步自监控处理器系统,并描述系统架构与工作原理。根据系统特征实例化库所集和变迁集,建立基于广义随机Petr... 针对锁步自监控处理器系统的可靠性建模与分析问题,在双机同步系统的基础上,构建一种具有错误自检、故障定位和失效修复功能的锁步自监控处理器系统,并描述系统架构与工作原理。根据系统特征实例化库所集和变迁集,建立基于广义随机Petri网的系统可靠性模型。通过与单处理器系统可靠性模型进行分析与对比,证明了该模型可靠性高,并基于参数对比实验为后续锁步系统设计提供理论支撑和技术方法。 展开更多

关键词 锁步系统 错误自检 故障定位 广义随机PETRI网 可靠性

下载PDF 职称材料

Stratus容错服务器在电力营销系统中的应用研究 被引量：2

16

作者 乔正洪 邓新莉 +1 位作者 余兵 张四平 《重庆工商大学学报（自然科学版）》 2009年第3期277-281,共5页

电力营销信息管理系统是电力公司的业务支撑系统,其服务器系统要求的高可靠性已成为制约电力营销系统实施的关键因素之一;针对传统C luster集群服务器系统存在的可靠性不足问题,对美国Stratus容错服务器的性能作了深入的技术剖析,结合... 电力营销信息管理系统是电力公司的业务支撑系统,其服务器系统要求的高可靠性已成为制约电力营销系统实施的关键因素之一;针对传统C luster集群服务器系统存在的可靠性不足问题,对美国Stratus容错服务器的性能作了深入的技术剖析,结合电力营销系统的特点,提出了基于Stratus容错服务器的高连续可用性的电力营销系统结构,剖析了该方案的经济技术优势;实施应用效果表明,该方案经济性好,可实现连续可用性。 展开更多

关键词 容错服务器 电力营销系统 锁步技术 故障安全软件 连续可用性

下载PDF 职称材料

基于IEC61508标准的功能安全芯片设计方法探讨 被引量：1

17

作者 谷荧柯 崔同兵 +1 位作者 任军 林子明 《铁路通信信号工程技术》 2016年第5期1-5,共5页

集成电路设计和制造技术的发展使得芯片级功能安全设计取得快速进步,功能安全芯片的开发、验证方法成为业界关注的热点。基于IEC61508标准,首先论述该标准的功能安全技术手段,归纳总结当前国际主流功能安全芯片的设计技术特性。其次基于... 集成电路设计和制造技术的发展使得芯片级功能安全设计取得快速进步,功能安全芯片的开发、验证方法成为业界关注的热点。基于IEC61508标准,首先论述该标准的功能安全技术手段,归纳总结当前国际主流功能安全芯片的设计技术特性。其次基于IEC61508标准对功能安全芯片的开发和设计进行深入分析,建立功能安全芯片开发的V模型。最后提出一套符合IEC61508标准的功能安全芯片的开发方法,基于该方法的约束设计一款ASIC芯片,并针对设计结果进行归纳总结。 展开更多

关键词 功能安全 IEC61508 V模型 二取一冗余 锁步技术 冗余校验

下载PDF 职称材料

EPIC微体系结构的存储级并行执行模型的研究 被引量：1

18

作者 邓让钰 陈海燕 +2 位作者 邢座程 谢伦国 曾献君 《计算机学报》 EI CSCD 北大核心 2007年第1期74-80,共7页

描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explic... 描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP. 展开更多

关键词 显示并行指令计算 单位延迟 非单位延迟 存储级并行 优化的锁步执行模型

下载PDF 职称材料

基于RISC-V的多核可重构处理器架构研究

19

作者 刘强 关宁 +2 位作者 王冠雄 杨凯 黄硕 《航天标准化》 2020年第2期24-27,共4页

介绍了一种多核可重构处理器架构。该架构利用可重构片上互连使得锁步技术引入的冗余核可以分时复用,充分发挥多核带来的性能增长。在该架构下,软件开发人员可以通过对任务进行关键等级划分,使得非关键任务可以线程级并行执行,关键任务... 介绍了一种多核可重构处理器架构。该架构利用可重构片上互连使得锁步技术引入的冗余核可以分时复用,充分发挥多核带来的性能增长。在该架构下,软件开发人员可以通过对任务进行关键等级划分,使得非关键任务可以线程级并行执行,关键任务锁步执行,满足星载计算机对高可靠和高性能的需求。提供了该架构基于RISC-V(第五代精简指令集)的一种实现,并阐述了该架构下的软硬件配合机制。 展开更多

关键词 计算机处理器 锁步技术 可重构片上互连 星载计算机 RISC-V

下载PDF 职称材料

一种高安全高可靠处理单元架构设计

20

作者 白晨 安书董 李明 《信息通信》 2020年第8期81-82,共2页

提出了一种安全高可靠处理单元架构设计,该设计方法采用锁步处理器、基于FPGA的安全组件和电源监控实现系统级安全的交叉验证机制,保证了高安全性和高可靠性。锁步处理器将关键硬件资源实现冗余,这种大规模冗余的主要好处是让CPU能够检... 提出了一种安全高可靠处理单元架构设计,该设计方法采用锁步处理器、基于FPGA的安全组件和电源监控实现系统级安全的交叉验证机制,保证了高安全性和高可靠性。锁步处理器将关键硬件资源实现冗余,这种大规模冗余的主要好处是让CPU能够检测内核及主要子模块中经常以软错误出现的单点失效。通过采用FPGA逻辑分离主要功能(电源)和故障安全装置(监控、检测和安全状态控制等)减少潜在失效和共性失效。处理器和安全组件交叉检验类似于监控定时的问询功能,提供系统外部检测,并提供了进一步保证故障检测的另一冗余。 展开更多

关键词 处理单元 锁步处理器 高安全 交叉验证

下载PDF 职称材料