期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到165篇文章
< 1 2 … 9 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种100MHz采样频率C MOS采样/保持电路 被引量：9
1
作者 谭珺 唐长文 闵昊 《微电子学》 CAS CSCD 北大核心 2006年第1期90-93,共4页
设计了一种高速采样保持电路。该电路采用套筒级联增益自举运算放大器,可在达到高增益高带宽的同时最大程度地减小功耗;优化了采样开关,获得了良好的线性度,减少了输出误差;电路的采样频率达到100 MHz。采用Charter半导体公司的0.35μm... 设计了一种高速采样保持电路。该电路采用套筒级联增益自举运算放大器,可在达到高增益高带宽的同时最大程度地减小功耗;优化了采样开关,获得了良好的线性度,减少了输出误差;电路的采样频率达到100 MHz。采用Charter半导体公司的0.35μm标准CMOS工艺库,对整体电路和分块电路进行了性能分析和仿真。 展开更多
关键词 A/D转换器 采样/保持电路 增益自举运算放大器
下载PDF
30兆赫采样频率的采样-保持电路和减法-增益电路的误差分析及设计 被引量：5
2
作者 朱臻 王涛 +2 位作者 易婷 何捷 洪志良 《固体电子学研究与进展》 CAS CSCD 北大核心 2002年第1期57-63,共7页
介绍一种 1 0位分辨率、3 0 MHz采样频率流水线操作 A/D变换器中的 CMOS全差分采样 -保持(S/H)电路和级间减法 -增益 (SUB/GAIN)电路的设计。首先概述这种电路在流水线 ADC中的作用和工作原理 ,然后逐一讨论它的各种误差源对整体精度的... 介绍一种 1 0位分辨率、3 0 MHz采样频率流水线操作 A/D变换器中的 CMOS全差分采样 -保持(S/H)电路和级间减法 -增益 (SUB/GAIN)电路的设计。首先概述这种电路在流水线 ADC中的作用和工作原理 ,然后逐一讨论它的各种误差源对整体精度的影响。在此基础上通过理论分析和计算机辅助分析 ,完成电路的优化设计。最后用 HSPICE软件对优化后的电路仿真 。 展开更多
关键词 采样-保持电路 减法-增益电路 数转换器 采样频率 误差分析
下载PDF
低功耗、全差分流水线操作CMOSA/D转换器 被引量：5
3
作者 朱臻 马德群 +1 位作者 叶菁华 洪志良 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第9期1175-1180,共6页
提出一种基于运算跨导放大器共享技术的流水线操作 A/ D转换器体系结构 ,其优点是可以大幅度降低芯片的功耗和面积 .采用这种结构设计了一个 10位 2 0 MS/ s转换速率的全差分流水线操作 A/ D转换器 ,并用 CSMC0 .6 μm工艺实现 .测试结... 提出一种基于运算跨导放大器共享技术的流水线操作 A/ D转换器体系结构 ,其优点是可以大幅度降低芯片的功耗和面积 .采用这种结构设计了一个 10位 2 0 MS/ s转换速率的全差分流水线操作 A/ D转换器 ,并用 CSMC0 .6 μm工艺实现 .测试结果表明 ,积分非线性为 1.95 L SB,微分非线性为 1.75 L SB;在 6 MHz/ s采样频率下 ,对1.84 MHz信号转换的无杂散动态范围为 5 5 .8d B;在 5 V工作电压、2 0 MHz/ s采样频率下 ,功耗为 6 5 m W. 展开更多
关键词 子模块 共享OTA结构 采样/保持电路 余量增益电路
下载PDF
一种高速高精度采样/保持电路 被引量：7
4
作者 杨斌 殷秀梅 杨华中 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第10期1642-1646,共5页
介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电... 介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能. 展开更多
关键词 采样/保持电路 自举开关 增益自举放大器
下载PDF
一种CMOS高速采样/保持放大器 被引量：4
5
作者 薛亮 沈延钊 张向民 《微电子学》 CAS CSCD 北大核心 2004年第3期310-313,共4页
　文章分析了采样/保持电路的基本原理,设计了一种CMOS高速采样/保持放大器,采样频率可达到50MHz,并用TSMC的0.35μm标准CMOS工艺库模拟了整体电路和分块电路的性能。
关键词 CMOS 采样/保持电路 运算放大器 模拟/数字转换器 自举开关
下载PDF
一种高性能CMOS采样/保持电路 被引量：3
6
作者 罗阳 杨华中 《微电子学》 CAS CSCD 北大核心 2005年第6期658-661,共4页
介绍了一种高性能CMOS采样/保持电路。该电路在3 V电源电压下,60 MHz采样频率时,输入直到奈奎斯特频率仍能够达到90 dB的最大信号谐波比(SFDR)和80 dB的信噪比(SNR)。电路采用全差分结构、底板采样、开关栅电压自举(bootstrap)和高性能... 介绍了一种高性能CMOS采样/保持电路。该电路在3 V电源电压下,60 MHz采样频率时,输入直到奈奎斯特频率仍能够达到90 dB的最大信号谐波比(SFDR)和80 dB的信噪比(SNR)。电路采用全差分结构、底板采样、开关栅电压自举(bootstrap)和高性能的增益自举运算放大器。采用0.18μm CMOS工艺库,对电路进行了Hspice仿真验证。结果表明,整个电路消耗静态电流5.8 mA。 展开更多
关键词 CMOS 采样/保持电路 开关栅电压自举 增益自举运算放大器
下载PDF
12位100MS/s ADC中采样/保持电路的分析与设计 被引量：6
7
作者 张凯 周贵贤 +2 位作者 刘烨 陈贵灿 程军 《微电子学与计算机》 CSCD 北大核心 2007年第11期8-13,共6页
设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在... 设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在分析了主运放和辅助运放在带宽和相位裕度等方面的关系的基础上,提出了新的设计方法。仿真结果表明:S/H电路的差动输出摆幅达到了2V;对于输入为49MHz的正弦波,测得其信号噪声失真比达到了82dB,满足12位ADC的要求;整个电路的功耗约为20mW。 展开更多
关键词 采样/保持电路 自举开关 增益提高技术
下载PDF
一种高性能采样／保持电路的设计 被引量：7
8
作者 潘星 王永禄 裴金亮 《微电子学》 CAS CSCD 北大核心 2008年第3期442-444,448,共4页
设计了一种基于标准0.35μm CMOS工艺的高性能采样/保持电路。预充电技术和输出电容耦合技术的运用,降低了电路对运算放大器的要求,同时实现了低功耗。在Cadence Spec-tre环境下进行仿真,当输入信号为48.4375MHz、2Vpp的正弦波,采样速率... 设计了一种基于标准0.35μm CMOS工艺的高性能采样/保持电路。预充电技术和输出电容耦合技术的运用,降低了电路对运算放大器的要求,同时实现了低功耗。在Cadence Spec-tre环境下进行仿真,当输入信号为48.4375MHz、2Vpp的正弦波,采样速率为100MSPS时,该采样/保持电路的SFDR达72.3dB,THD为-65.2dB,分辨率为11位;在3.3V电源电压下,电路的功耗为27mW。 展开更多
关键词 采样/保持电路 预充电 输出电容耦合 CMOS
下载PDF
一种适合于高速、高精度ADC的采样/保持电路 被引量：2
9
作者 黄飞鹏 黄煜梅 +1 位作者 方杰 洪志良 《复旦学报（自然科学版）》 CAS CSCD 北大核心 2006年第1期58-62,共5页
采用非复位结构，在SMIC0．18μm CMOS工艺下，设计并实现了一种采样／保持电路，其性能满足10位精度、100MS／s转换速率的ADC的要求．电路在0～125℃，三种工艺角下仿真，其性能均满足要求；T／H电路的核心—OTA，经流片并测试，结果... 采用非复位结构，在SMIC0．18μm CMOS工艺下，设计并实现了一种采样／保持电路，其性能满足10位精度、100MS／s转换速率的ADC的要求．电路在0～125℃，三种工艺角下仿真，其性能均满足要求；T／H电路的核心—OTA，经流片并测试，结果表明其功能正确，功耗与仿真值一致。 展开更多
关键词 采样/保持电路 运算跨导放大器 高速 高精度模数转换器
原文传递
采样-保持电路中的一种增益误差自校正方法 被引量：4
10
作者 何朝辉 陈后鹏 戎蒙恬 《上海交通大学学报》 EI CAS CSCD 北大核心 2004年第5期733-737,共5页
提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路.该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成,通过对第一级采样-保持电路的增益进行校正,使它的增益误差达到12bit转换精度的要求.仿真结果表明,整个流... 提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路.该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成,通过对第一级采样-保持电路的增益进行校正,使它的增益误差达到12bit转换精度的要求.仿真结果表明,整个流水线ADC的有效量化位数从原来的9.95bit提高到11bit. 展开更多
关键词 采样-保持电路 流水线模数转换器 可编程电容阵列
下载PDF
一种用于流水线A/D转换器的低功耗采样/保持电路 被引量：2
11
作者 陈曦 何乐年 《微电子学》 CAS CSCD 北大核心 2005年第5期545-548,共4页
文章介绍了一种适用于10位20 MS/s流水线A/D转换器的采样/保持(S/H)电路。该电路为开关电容结构,以0.6μm DPDM CMOS工艺实现。采用差分信号输入结构,降低对共模噪声的敏感度,共模反馈电路的设计稳定了共模输出,以达到高精度。该S/H电... 文章介绍了一种适用于10位20 MS/s流水线A/D转换器的采样/保持(S/H)电路。该电路为开关电容结构,以0.6μm DPDM CMOS工艺实现。采用差分信号输入结构,降低对共模噪声的敏感度,共模反馈电路的设计稳定了共模输出,以达到高精度。该S/H电路采用低功耗运算跨导放大器(OTA),在5 V电源电压下,功耗仅为5 mW。基于该S/H电路的流水线A/D转换器在20 MHz采样率下,信噪比(SNR)为58dB,功耗为49mW。 展开更多
关键词 采样/保持电路 模拟/数字转换器 共模反馈 低功耗
下载PDF
“数字信号处理”课程中采样定理的一种推导方法 被引量：5
12
作者 陈喆 杨兵兵 殷福亮 《电气电子教学学报》 2014年第3期14-15,32,共3页
采样定理是"数字信号处理"课程的教学难点之一。现有的采样定理的推导方法与采样电路模型联系较少,使得学生在学习过程中对采样定理的物理意义了解不够清楚,本文给出了采样定理另一种推导方法。教学实践表明,本文推导方法的... 采样定理是"数字信号处理"课程的教学难点之一。现有的采样定理的推导方法与采样电路模型联系较少,使得学生在学习过程中对采样定理的物理意义了解不够清楚,本文给出了采样定理另一种推导方法。教学实践表明,本文推导方法的数学表达式能反映出采样过程中信号频谱的变化,有助于学生理解与掌握采样定理。 展开更多
关键词 采样定理 数字信号处理 采样—保持电路
下载PDF
一种低电压高精度125MHz采样/保持电路 被引量：2
13
作者 王照钢 陈诚 +1 位作者 任俊彦 许俊 《微电子学》 CAS CSCD 北大核心 2004年第3期306-309,共4页
　介绍了一个低电压高精度的高速采样/保持电路。该电路的电源电压为1.8V,在125MHz频率时钟采样时,可达到10位以上的精度;采用栅源电压恒定的栅压自举开关,极大地减小了采样的非线性失真,同时,有效地抑制了输入信号的直流偏移;高性能增... 　介绍了一个低电压高精度的高速采样/保持电路。该电路的电源电压为1.8V,在125MHz频率时钟采样时,可达到10位以上的精度;采用栅源电压恒定的栅压自举开关,极大地减小了采样的非线性失真,同时,有效地抑制了输入信号的直流偏移;高性能增益自举的折叠式级联运算放大器减小了有限增益和不完全建立带来的误差。整个电路以0.18μmCMOS工艺库验证,功耗仅为11.2mW。 展开更多
关键词 运算放大器 采样/保持电路 自举
下载PDF
基于0.13μm SiGe BJT工艺的25 GHz超宽带采样/保持电路 被引量：4
14
作者 杨潇雨 王永禄 孙伟 《微电子学》 CAS 北大核心 2021年第4期461-465,共5页
提出了一种基于0.13μm SiGe BJT工艺的超宽带采样/保持电路。采用辅助开关电路,优先对信号进行提前处理,提高了电路的线性度。采用全差分开环结构和多级级联输出缓冲器,有效减少了下垂率。在5 V电源电压和100 fF负载电容下,采用Cadence... 提出了一种基于0.13μm SiGe BJT工艺的超宽带采样/保持电路。采用辅助开关电路,优先对信号进行提前处理,提高了电路的线性度。采用全差分开环结构和多级级联输出缓冲器,有效减少了下垂率。在5 V电源电压和100 fF负载电容下,采用Cadence Spectre进行仿真分析。结果表明,在相干采样下,时钟频率为4 GHz;在高频18 GHz下,无杂散动态范围(SFDR)达63.99 dB,高频特性好。该电路的带宽达到25.1 GHz,适用于高速A/D转换器。 展开更多
关键词 采样/保持电路 宽带 辅助开关 SiGe BJT工艺
下载PDF
多通道14位串行AD转换器MAX1148 被引量：1
15
作者 韩颖姝 黎步银 谢京州 《电子世界》 2005年第8期45-46,共2页
关键词 多通道 AD转换器 串行A/D转换器 MAXIM公司 采样/保持电路 数字信号输出 输入方式 单电源供电 采样保持器 转换技术 逐次逼近 唤醒功能 自动关断 信号转换 时钟电路 信号采样 软件编程 多路开关 电源电压 串行接口 外部电路
下载PDF
高性能CMOS采样保持电路的设计 被引量：3
16
作者 吕坚 李华 +2 位作者 周云 王璐霞 蒋亚东 《微电子学与计算机》 CSCD 北大核心 2010年第3期140-143,147,共5页
设计了一种基于0.5μmCMOS工艺的高线性、高精度、高速的采样/保持电路.采用一种仅由4个PMOS管、一个电容和一个NMOS开关构成的新型双边信号采样开关,有效地提高了双边信号采样电路的线性度并减小了电路的噪声和失调.仿真结果表明:输入... 设计了一种基于0.5μmCMOS工艺的高线性、高精度、高速的采样/保持电路.采用一种仅由4个PMOS管、一个电容和一个NMOS开关构成的新型双边信号采样开关,有效地提高了双边信号采样电路的线性度并减小了电路的噪声和失调.仿真结果表明:输入摆幅为1V的156kHz的双边信号,在10MS/s的采样速率下,其无杂散动态范围(SFDR)为120dB. 展开更多
关键词 CMOS开关 采样/保持电路 无杂散动态范围 非线性失真
下载PDF
基于0.35μm GeSi-BiCMOS工艺的1 GSPS采样保持电路 被引量：2
17
作者 张俊安 王永禄 +1 位作者 朱璨 张正平 《微电子学》 CAS CSCD 北大核心 2010年第1期11-15,共5页
介绍了一种基于0.35μmGeSi-BiCMOS工艺的1GSPS采样/保持电路。该电路采用全差分开环结构,使用局部反馈提高开环缓冲放大器的线性度;采用增益、失调数字校正电路补偿高频输入信号衰减和工艺匹配误差造成的失调。在1GS/s采样率、484.375... 介绍了一种基于0.35μmGeSi-BiCMOS工艺的1GSPS采样/保持电路。该电路采用全差分开环结构,使用局部反馈提高开环缓冲放大器的线性度;采用增益、失调数字校正电路补偿高频输入信号衰减和工艺匹配误差造成的失调。在1GS/s采样率、484.375MHz输入信号频率、3.3V电源电压下进行仿真。结果显示,电路的SFDR达到75.6dB,THD为-74.9dB,功耗87mW。将该采样/保持电路用于一个8位1GSPSA/D转换器。流片测试结果表明,在1GSPS采样率,240.123MHz和5.123MHz输入信号下,8位A/D转换器的SNR为41.39dB和43.19dB。 展开更多
关键词 采样/保持电路 A/D转换器 GeSi—BiCMOS
下载PDF
一种基于SiGe BiCMOS的高速采样/保持电路 被引量：2
18
作者 潘星 王永禄 +1 位作者 张正平 张俊安 《微电子学》 CAS CSCD 北大核心 2008年第6期823-826,共4页
设计了一种基于BiCMOS工艺的高速采样/保持电路,该工艺提供了180 nm的CMOS和75 GHzf_T的SiGe HBT。差分交换式射极跟随器和低下垂输出缓冲器的结合,使电路具有更好的性能。在Cadence Spectre环境下进行仿真,当输入信号为968.75 MHz、V_(... 设计了一种基于BiCMOS工艺的高速采样/保持电路,该工艺提供了180 nm的CMOS和75 GHzf_T的SiGe HBT。差分交换式射极跟随器和低下垂输出缓冲器的结合,使电路具有更好的性能。在Cadence Spectre环境下进行仿真,当输入信号为968.75 MHz、V_(pp)为1 V的正弦波,采样速率为2 GSPS时,该采样/保持电路的SFDR达到62.2 dB,THD达到-59.5 dB,分辨率达到9位;在3.3 V电源电压下,电路功耗为20 mW。 展开更多
关键词 采样/保持电路 差分交换式射极跟随器 低下垂输出缓冲器 BICMOS
下载PDF
一种高线性度超宽带采样/保持电路 被引量：1
19
作者 梁宏玉 王妍 李儒章 《微电子学》 CAS 北大核心 2022年第2期283-288,共6页
设计了一种桥式并-串联级联结构的高线性度、超宽带采样/保持电路。该采样/保持电路包括输入缓冲器、辅助开关和SEF开关三个单元。采用桥式并-串联级联结构改进的辅助开关模块单元,大幅提高了电路的线性度和带宽。该采样保持电路基于0.1... 设计了一种桥式并-串联级联结构的高线性度、超宽带采样/保持电路。该采样/保持电路包括输入缓冲器、辅助开关和SEF开关三个单元。采用桥式并-串联级联结构改进的辅助开关模块单元,大幅提高了电路的线性度和带宽。该采样保持电路基于0.13μm SiGe双极型工艺进行设计,-4.75 V和2 V双电源电压供电。仿真结果表明,在100 fF采样电容、6.25 GHz采样频率、10.28 GHz输入频率的条件下,SFDR为69.60 dB,THD为-65.25 dB,-3 dB带宽达35.43 GHz。 展开更多
关键词 采样/保持电路 桥式并-串联级联结构 辅助开关 高线性度
下载PDF
一种CMOS超高速主从式采样/保持电路 被引量：2
20
作者 陈振中 王永禄 +2 位作者 胡蓉彬 陈繁 胡云斌 《微电子学》 CSCD 北大核心 2017年第2期195-198,共4页
基于65nm CMOS工艺,设计了一种新型的CMOS主从式采样/保持电路。采用全差分开环主从式的双通道采样结构,提高了电路的线性度。采用负电压产生技术,解决了纳米级工艺下电源电压低的问题。采用Cadence Spectre软件对电路进行仿真分析。仿... 基于65nm CMOS工艺,设计了一种新型的CMOS主从式采样/保持电路。采用全差分开环主从式的双通道采样结构,提高了电路的线性度。采用负电压产生技术,解决了纳米级工艺下电源电压低的问题。采用Cadence Spectre软件对电路进行仿真分析。仿真结果显示,在1.9V电源电压、相干采样下,当输入频率为1.247 5GHz,峰-峰值为0.4V的正弦波信号,采样率为2.5GS/s,负载为0.8pF时,电路的无杂散动态范围(SFDR)为78.31dB,总谐波失真(THD)为-75.69dB,有效位为11.51位,可用于超高速A/D转换器中。 展开更多
关键词 采样/保持电路 CMOS 主从式 超高速 A/D转换器
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 9 下一页 到第 页
使用帮助 返回顶部