期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于SoC芯片测试结构的研究 被引量:2
1
作者 李俊玲 于伦正 《现代电子技术》 2007年第22期43-45,共3页
由于芯片规模的快速增长,给测试技术带来了新的挑战。结合系统芯片SoC测试结构的描述,对其核心部分测试外壳Wrapper和测试访问机制TAM做了论述,介绍了几类典型的测试访问机制TAM,分析其特点。同时对SoC的测试规划问题进行了讨论,指出了... 由于芯片规模的快速增长,给测试技术带来了新的挑战。结合系统芯片SoC测试结构的描述,对其核心部分测试外壳Wrapper和测试访问机制TAM做了论述,介绍了几类典型的测试访问机制TAM,分析其特点。同时对SoC的测试规划问题进行了讨论,指出了目前SoC测试面临的问题。 展开更多
关键词 SOC 测试外壳wrapper TAM 测试规划
下载PDF
用内建自测试(BIST)方法测试IP核 被引量:5
2
作者 赵尔宁 邵高平 《微计算机信息》 北大核心 2005年第4期134-135,17,共3页
近几年基于预定制模块IP(Intellectual Property)核的SoC(片上系统)技术得到快速发展,各种功能的IP核可以集成在一块芯片上,从而使得SoC的测试、IP核的验证以及IP核相关性的测试变得非常困难,传统的测试和验证方法难以胜任。本文通过曼... 近几年基于预定制模块IP(Intellectual Property)核的SoC(片上系统)技术得到快速发展,各种功能的IP核可以集成在一块芯片上,从而使得SoC的测试、IP核的验证以及IP核相关性的测试变得非常困难,传统的测试和验证方法难以胜任。本文通过曼彻斯特编码译码器IP核的设计、测试,介绍了广泛应用于IP核测试的方法—内建自测试(Built-In Self Test)方法,强调了面向IP测试的IP核设计有关方法。 展开更多
关键词 IP核 内建自测试BIST 测试外壳(wrapper)
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部