期刊文献+
共找到45篇文章
< 1 2 3 >
每页显示 20 50 100
160Msps双通道时间交织的采样保持电路设计
1
作者 汪杰 谢亮 《集成电路应用》 2023年第11期1-3,共3页
阐述一种双通道时间交织采样保持电路的设计,它是基于电源电压3.3V,0.13μm CMOS工艺,应用于12位160Msps双通道时间交织流水线模数转换器(ADC)中,改善型栅压自举开关被设计用来实现高的线性度。仿真结果表明,当采样速率为160Msps时,有... 阐述一种双通道时间交织采样保持电路的设计,它是基于电源电压3.3V,0.13μm CMOS工艺,应用于12位160Msps双通道时间交织流水线模数转换器(ADC)中,改善型栅压自举开关被设计用来实现高的线性度。仿真结果表明,当采样速率为160Msps时,有效位数达到14.86bit,电源电流为17.3mA,无杂散动态范围达到96.2dB。 展开更多
关键词 采样保持电路 ADC 时间交织 自举开关
下载PDF
625 MS/s、12 bit双通道时间交织ADC的设计研究 被引量:4
2
作者 曹宇 苗澎 +1 位作者 黎飞 王欢 《电子测量与仪器学报》 CSCD 北大核心 2021年第3期105-114,共10页
基于40 nm CMOS工艺,设计了一款625 MS/s、12 bit双通道时间交织模数转换器(ADC)。单通道ADC采用了前端无采保模块的流水线架构以降低系统功耗。系统采用了宽带高线性度前级驱动电路以及高速高精度栅压自举开关以保证交织系统的有效输... 基于40 nm CMOS工艺,设计了一款625 MS/s、12 bit双通道时间交织模数转换器(ADC)。单通道ADC采用了前端无采保模块的流水线架构以降低系统功耗。系统采用了宽带高线性度前级驱动电路以及高速高精度栅压自举开关以保证交织系统的有效输入带宽。一种基于辅助通道的后台校正算法被用于校正通道间采样时间失配,该后台校正方法可适用于完全随机输入信号。芯片核心面积为0.69 mm2。后仿真结果表明,该625 MS/s、12 bit时间交织ADC在全速率下进行奈奎斯特采样,系统无杂散动态范围(SFDR)为67 dB,信号-失真噪声比(SNDR)为58.5 dB,功耗为295 mW,满足设计指标,证明了设计的有效性。 展开更多
关键词 时间交织 流水线ADC 自举开关 采样时间失配
下载PDF
超过100dB SFDR的1.2V 14位20M采样保持放大器 被引量:4
3
作者 林平分 周钢 《微电子学与计算机》 CSCD 北大核心 2008年第12期92-95,共4页
设计了适用于14位20M流水线型模数转换器的采样保持电路.该电路采用了伪差分嵌套增益增强CMOS运算放大器,该运放的增益在各个corner及温度下都高于130dB,从而保证了采样保持电路的精度.在TSMC 0.13μm CMOS工艺下,仿真结果显示,该采样... 设计了适用于14位20M流水线型模数转换器的采样保持电路.该电路采用了伪差分嵌套增益增强CMOS运算放大器,该运放的增益在各个corner及温度下都高于130dB,从而保证了采样保持电路的精度.在TSMC 0.13μm CMOS工艺下,仿真结果显示,该采样保持电路能够达到高于100dB的SFDR,完全满足14位的精度要求. 展开更多
关键词 采样保持电路 自举开关 嵌套增益增强运放 共模反馈
下载PDF
一种用于Pipeline ADC的高线性度栅压自举开关
4
作者 王巍 税绍林 +6 位作者 戴佳洪 赵汝法 刘斌政 袁军 马力 王育新 王妍 《微电子学》 CAS 北大核心 2023年第5期758-763,共6页
在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信... 在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信号在通过两条主路径传输到开关管栅端时加快栅端电压的建立,同时利用辅助路径驱动非线性电容,减少电路中非线性电容对采样电路线性度的影响,从而增强信号驱动能力,提高整体电路的精度。本文设计的栅压自举开关应用于14 bit 500 MHz流水线ADC的采样保持电路中。采用TSMC 28 nm CMOS工艺进行电路设计。仿真结果表明,在输入频率为249 MHz,采样频率为500 MHz的条件下,该栅压自举开关的信噪比(SNDR)达到92.85 dB,无杂散动态范围(SFDR)达到110.98 dB。 展开更多
关键词 自举开关 采样保持电路 非线性电容 主路径 辅助路径
下载PDF
用于10位100MS/s流水线A/D转换器的采样保持电路 被引量:3
5
作者 陈美娜 戴庆元 +1 位作者 朱红卫 姜申飞 《微电子学》 CAS CSCD 北大核心 2007年第1期89-92,100,共5页
设计了一个用于10位100 MHz采样频率的流水线A/D转换器的采样保持电路。选取了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5 ns内稳定在最终值的0.01%内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线... 设计了一个用于10位100 MHz采样频率的流水线A/D转换器的采样保持电路。选取了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5 ns内稳定在最终值的0.01%内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线性度。采用TSMC 0.25μm CMOS工艺,2.5 V电源电压,对电路进行了仿真和性能验证,并给出仿真结果。所设计的采样保持电路满足100 MHz采样频率10位A/D转换器的性能要求。 展开更多
关键词 采样保持电路 增益自举放大器 自举开关 流水线ADC
下载PDF
10 bit 80 Msample/s流水线ADC的电路级设计 被引量:2
6
作者 郑晓燕 仇玉林 《电子器件》 CAS 2007年第5期1819-1821,1825,共4页
实现了0.18μmCMOS模拟工艺、1.8V电源电压下10位分辨率、80MHz采样率的流水线ADC的电路级设计,采用栅压自举的采样开关和增益提升运放保证ADC的精度;采用复位结构的SHC和MDAC消除运放失调电压的影响;采用动态比较器并优化每级电容以降... 实现了0.18μmCMOS模拟工艺、1.8V电源电压下10位分辨率、80MHz采样率的流水线ADC的电路级设计,采用栅压自举的采样开关和增益提升运放保证ADC的精度;采用复位结构的SHC和MDAC消除运放失调电压的影响;采用动态比较器并优化每级电容以降低功耗.当输入信号幅度为1Vpp时,ADC在整个量化范围内无失码,当输入信号频率为39MHz时,可获得71.6dB的无失真动态范围和60.56dB的信噪失真比. 展开更多
关键词 模数转换器 流水线 自举开关 增益提升运放
下载PDF
一种低功耗12位30MHz流水线A/D转换器 被引量:3
7
作者 钱文荣 戴庆元 朱红卫 《微电子学》 CAS CSCD 北大核心 2008年第2期241-245,共5页
设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积。电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用... 设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积。电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来降低功耗。结果显示,该ADC能够工作在欠采样情况下,有效输入带宽达到50 MHz。在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于10.4位。电路使用TSMC0.18μm 1P6M CMOS工艺,在30 MHz全速采样频率下,电路功耗仅为68 mW。 展开更多
关键词 A/D转换器 运放共享 自举开关 动态比较器
下载PDF
CCD图像采集系统的低功耗流水线ADC设计 被引量:3
8
作者 徐美华 樊裕乐 李科 《微电子学与计算机》 CSCD 北大核心 2010年第7期164-167,共4页
设计了一个适用于面阵CCD图像采集系统的10位、90MSPS流水线ADC.通过采用低功耗动态比较器和省略输入级采样/保持模块使得该高速ADC具有低功耗的优点.电路设计使用Charter0.35μm3.3V2P4M CMOS工艺.仿真结果表明:90MHz的采样速率、3.3MH... 设计了一个适用于面阵CCD图像采集系统的10位、90MSPS流水线ADC.通过采用低功耗动态比较器和省略输入级采样/保持模块使得该高速ADC具有低功耗的优点.电路设计使用Charter0.35μm3.3V2P4M CMOS工艺.仿真结果表明:90MHz的采样速率、3.3MHz正弦信号输入下,该ADC模块具有9.3bit的有效分辨率,最大DNL为0.5LSB,最大INL为0.8LSB,整个ADC功耗仅为35.4mW. 展开更多
关键词 CCD 流水线ADC 动态比较器 输入级采样/保持模块 低功耗 自举开关
下载PDF
一种用于流水线ADC采样保持电路的设计 被引量:3
9
作者 李锋 黄世震 林伟 《电子器件》 CAS 2010年第2期170-173,共4页
介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪... 介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0.5μm CMOS工艺下实现,电源电压为5 V,采样频率为10 MHz,输入信号频率为1 MHz时,输出信号无杂散动态范围(SFDR)为73.4 dB,功耗约为20 mW。 展开更多
关键词 采样保持电路 全差分结构 自举开关
下载PDF
一种高性能14位采样保持电路 被引量:2
10
作者 陈俊龙 黄继伟 +3 位作者 胡炜 吴嘉士 张荣晶 张千文 《微电子学》 CAS CSCD 北大核心 2015年第5期564-567,572,共5页
设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的... 设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的可靠性。采样保持电路采用电容翻转式结构,以及采用增益提高的全差分折叠式共源共栅跨导放大器来实现。采用SMIC1.8V/3.3V0.18μm 1P6M CMOS工艺对电路进行设计与仿真。仿真结果显示,在10.009765MHz输入信号,100 MHz工作频率下,输出信号的无杂散动态范围(SFDR)为95.9dB,与传统自举开关相比,提高了16.3dB。 展开更多
关键词 采样保持电路 自举开关 增益自举 高线性
下载PDF
基于共源共栅反相器的极低功耗Sigma-Delta调制器设计 被引量:2
11
作者 陈铖颖 陈黎明 +1 位作者 黄新栋 张宏怡 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2018年第6期1068-1072,1080,共6页
为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Si... 为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器(DTA),有效降低了电路功耗.电路采用SMIC 0.13μm 1P8M混合信号工艺实现,测试结果表明,在供电电压为0.6V、时钟频率为256kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7dB,有效精度为11.3bit,功耗仅为5.07μW. 展开更多
关键词 低功耗 共源共反相器 自举开关 SIGMA-DELTA调制器
下载PDF
适用于中频采样的CMOS自举采样开关 被引量:2
12
作者 钱宏文 朱燕君 +1 位作者 季惠才 陈珍海 《中国电子科学研究院学报》 2013年第2期209-212,共4页
分析了影响CMOS采样开关性能的非理想因素,针对中频采样A/D转换器对采样开关特性的要求,改进得到了一种新型的CMOS自举采样开关。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于0.18μ... 分析了影响CMOS采样开关性能的非理想因素,针对中频采样A/D转换器对采样开关特性的要求,改进得到了一种新型的CMOS自举采样开关。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于0.18μm标准CMOS数模混合工艺对电路进行了模拟,模拟结果显示,在输入信号为2.39 MHz正弦波,峰峰值为2 V,采样时钟频率为100 MHz时,开关的无杂散动态范围达到116.7 dB,较之传统自举采样开关提高了15dB左右。试验结果表明该栅增压电路非常适用于高速中频采样。 展开更多
关键词 模数转换器 中频采样 自举开关 MOS开关
下载PDF
流水线模数转换器设计 被引量:2
13
作者 张睿 尹勇生 《电子测量与仪器学报》 CSCD 2012年第3期223-228,共6页
设计了一款14位、125MS/s流水线模数转换器(ADC)。通过前端采样/保持电路(SHA)消除对输入信号采样的孔径误差,采用4位结构的首级转换电路提高ADC线性性能,设计了带输入缓冲的栅压自举开关以缓解首级转换电路输入采样开关中自举电容对SH... 设计了一款14位、125MS/s流水线模数转换器(ADC)。通过前端采样/保持电路(SHA)消除对输入信号采样的孔径误差,采用4位结构的首级转换电路提高ADC线性性能,设计了带输入缓冲的栅压自举开关以缓解首级转换电路输入采样开关中自举电容对SHA的负载效应,流水线ADC级间通过逐级按比例缩减策略使功耗得到节省。该设计采用0.18μm 1P5MCMOS工艺,ADC版图面积2.3 mm×1.4 mm。Spectre后仿真结果显示,采样频率125 MHz、输入信号在接近Nyquist频率(61MHz)处时信号噪声畸变比(SNDR)和无杂散动态范围(SFDR)可分别达到75.7 dB和85.9 dB。在1.8V电源电压下,ADC核心部分功耗为263 mW。 展开更多
关键词 流水线ADC 自举开关 级间按比例缩减
下载PDF
一种提高1-WIRE寄生供电容量的方法 被引量:2
14
作者 王峻松 朱潇挺 +1 位作者 任腾龙 洪志良 《微电子学与计算机》 CSCD 北大核心 2008年第1期112-115,119,共5页
改进了1-WIRE总线以提高其寄生供电容量,设计了自适应上拉电路,以电压监测和栅压自举开关为关键部件组成了寄生受电电路,从而把1-WIRE的寄生供电容量由5μA提升至平均值大于1mA,峰值10mA。新的总线主设备与目前广泛使用的的1-WIRE从设... 改进了1-WIRE总线以提高其寄生供电容量,设计了自适应上拉电路,以电压监测和栅压自举开关为关键部件组成了寄生受电电路,从而把1-WIRE的寄生供电容量由5μA提升至平均值大于1mA,峰值10mA。新的总线主设备与目前广泛使用的的1-WIRE从设备可以向下兼容。采用TSMC0.25μm标准数字CMOS工艺设计了原型电路,仿真结果表明,电路性能满足设计要求,系统改进可行。 展开更多
关键词 自适应上拉 受电电路 监测 自举开关
下载PDF
适用于流水线ADC的高性能采样/保持电路 被引量:1
15
作者 刘其艳 于映 《微计算机信息》 2009年第14期284-285,312,共3页
介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中。电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。增益自举运算放大电路给采样/保持电路带来较高的增益和带宽,栅压自举开关... 介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中。电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。增益自举运算放大电路给采样/保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响。设计还采用了双采样技术,使采样/保持速率大大提高。设计在SMIC0.18um工艺下实现,工作电压为1.8V,通过仿真验证。本文设计的采样/保持电路可以适用于高速高精度流水线ADC中。 展开更多
关键词 采样保持 双采样 增益自举运放 自举开关
下载PDF
应用于10bit 10MSPS SAR ADC的自举采样开关的设计 被引量:1
16
作者 魏榕山 张泽鹏 《微电子学与计算机》 CSCD 北大核心 2014年第11期102-105,110,共5页
基于Global Foundries 0.18μm CMOS工艺,设计了一种用于10bit 10MSPS SAR ADC的栅压自举采样开关电路.讨论了互补型CMOS采样开关和传统的栅压自举采样开关的不足,提出了一种新型的栅压自举采样开关电路结构,有效地提高了该电路的可靠性... 基于Global Foundries 0.18μm CMOS工艺,设计了一种用于10bit 10MSPS SAR ADC的栅压自举采样开关电路.讨论了互补型CMOS采样开关和传统的栅压自举采样开关的不足,提出了一种新型的栅压自举采样开关电路结构,有效地提高了该电路的可靠性.仿真结果表明:当输入信号频率接近奈奎斯特频率时,该栅压自举采样开关电路的信噪比可以达到72dB,可以适用于10bit 10MSPS SAR ADC的应用需求. 展开更多
关键词 采样开关 SAR 自举开关
下载PDF
12位100MSPS CMOS双采样/保持电路 被引量:1
17
作者 陈达 于奇 +3 位作者 吴霜毅 宁宁 伍翠萍 王浩娟 《微电子学》 CAS CSCD 北大核心 2007年第6期848-851,856,共5页
提出了一种基于时间交织原理的双采样/保持电路;分析了其相比于传统单采样技术实现高速度、高精度,同时降低功耗的优点。设计的栅压自举开关有效提高了采样的线性度。另外,为满足双采样技术的特殊应用,设计了带双边型开关电容共模反馈... 提出了一种基于时间交织原理的双采样/保持电路;分析了其相比于传统单采样技术实现高速度、高精度,同时降低功耗的优点。设计的栅压自举开关有效提高了采样的线性度。另外,为满足双采样技术的特殊应用,设计了带双边型开关电容共模反馈的全差分运放。采用SMIC0.18μmCMOS工艺仿真设计的双采样/保持电路可实现12位采样精度、100 MSPS采样速率、92.34 dB线性度和29 mW功耗的高性能。 展开更多
关键词 双采样/保持电路 自举开关 双边型开关电容 共模反馈
下载PDF
一种用于流水线ADC的高速采样保持电路 被引量:1
18
作者 姜申飞 戴庆元 +1 位作者 王冬辉 赵懿 《微处理机》 2008年第1期19-21,共3页
介绍了一种适用于10位80MS/s流水线模数转换器(Pipelined ADC)的采样/保持(S/H)电路。该电路为开关电容结构,以0.25μm CMOS工艺实现。采用栅源电压恒定的栅压自举开关和底极板采样技术,极大地减小了采样的非线性失真。基于该S/H电路的... 介绍了一种适用于10位80MS/s流水线模数转换器(Pipelined ADC)的采样/保持(S/H)电路。该电路为开关电容结构,以0.25μm CMOS工艺实现。采用栅源电压恒定的栅压自举开关和底极板采样技术,极大地减小了采样的非线性失真。基于该S/H电路的流水线A/D转换器在80MHz采样率下,输入信号为奈奎斯特频率时,无杂散动态范围(SFDR)为84.9dB,有效位数(ENOB)达到10位。 展开更多
关键词 采样保持电路 流水线模数转换器 自举开关 共模反馈 开关电容
下载PDF
一种带失调校准的高速高精度采样保持电路 被引量:1
19
作者 尹勇生 卫海燕 +1 位作者 曾凤姣 周京 《仪表技术与传感器》 CSCD 北大核心 2018年第12期91-95,100,共6页
设计了一款基于0. 18μm CMOS工艺带失调校准的高速高精度两级采样保持电路。该电路选择开环双通道时间交织的采样保持架构,提高了整体采样保持电路的速率。通过采用高精度失调校准电路、改进的级间缓冲器以及栅压自举开关等来提高采样... 设计了一款基于0. 18μm CMOS工艺带失调校准的高速高精度两级采样保持电路。该电路选择开环双通道时间交织的采样保持架构,提高了整体采样保持电路的速率。通过采用高精度失调校准电路、改进的级间缓冲器以及栅压自举开关等来提高采样保持电路的精度。电路仿真结果表明,在电源电压为2 V,采样时钟为1. 6 GHz,输入信号频率为382. 8 MHz,第一级和第二级保持电容分别为0. 9 f F和0. 6 f F时,该电路的无杂散动态范围(SFDR)为85. 8 d B,总谐波失真(THD)为-81. 7 dB,有效位数(ENOB)为12. 6 Bits。 展开更多
关键词 两级采样保持电路 失调校准电路 级间缓冲器 自举开关
下载PDF
一种基于40nm CMOS工艺12位60 MHz流水线模数转换器 被引量:1
20
作者 谢灿 魏子辉 黄水龙 《微电子学与计算机》 CSCD 北大核心 2016年第11期54-59,共6页
采用带采样/保持电路,由10级1.5位每级级电路和最后一级为2位flash ADC组成的流水线结构,设计了一种12位60MHz高性能流水线模数转换器.在设计中采用栅压自举开关降低非线性,采用带增益自举的折叠式共源共栅输入级和AB类输出级的运放,采... 采用带采样/保持电路,由10级1.5位每级级电路和最后一级为2位flash ADC组成的流水线结构,设计了一种12位60MHz高性能流水线模数转换器.在设计中采用栅压自举开关降低非线性,采用带增益自举的折叠式共源共栅输入级和AB类输出级的运放,采用动态锁存比较器,同时逐级优化级电路中采样电容以及运放的增益和带宽.在SMIC 40nm CMOS工艺下,当输入信号为1.875 MHz,采样速率为60 MHz时,SNDR为68.7dB,SFDR为74.6dB,ENOB为11.12bit,芯片的核心面积为0.95mm2,1.1V的电源电压下,消耗的总电流为56mA. 展开更多
关键词 流水线模数转换器 高性能 采样/保持电路 自举开关 动态锁存比较器
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部