高速数据采集系统中触发点同步技术研究 被引量：36

1

作者 郭连平 田书林 +1 位作者 蒋俊 曾浩 《电子测量与仪器学报》 CSCD 2010年第3期224-229,共6页

在高速数据采集系统中,并行时间交替采样会引起触发抖动,导致系统整体性能的下降。本文首先分析了触发抖动出现的原因,接着提出了一种基于FPGA硬件,利用时间扩展电路的触发点同步技术来降低触发抖动,最后进行了误差分析,并给出了采用该... 在高速数据采集系统中,并行时间交替采样会引起触发抖动,导致系统整体性能的下降。本文首先分析了触发抖动出现的原因,接着提出了一种基于FPGA硬件,利用时间扩展电路的触发点同步技术来降低触发抖动,最后进行了误差分析,并给出了采用该技术的实验结果。结果表明,触发点同步技术可以有效的降低触发抖动,同时相比较以往的软件查询算法,可以并行于采集过程完成触发点同步,因此不需要耗费额外的时间,并且也不会影响系统的整机性能。 展开更多

关键词 高速并行采集系统 并行时间交替采样 时间扩展电路 触发点同步 触发抖动

下载PDF 职称材料

基于国产ADC芯片的TIADC系统时间误差自适应校准算法 被引量：13

2

作者 崔文涛 李杰 +1 位作者 张德彪 薛璐瑶 《仪器仪表学报》 EI CAS CSCD 北大核心 2021年第11期132-139,共8页

武器及其测试系统的高精度与国产化是我们国家现在不得不面对的严峻问题,当数据采集系统的采样率达到GSPS量级时,目前的国产ADC芯片很难达到,因此在不降低采样精度的前提下,提出多片ADC进行阵列化采样的方法提高系统的采样率。针对TIAD... 武器及其测试系统的高精度与国产化是我们国家现在不得不面对的严峻问题,当数据采集系统的采样率达到GSPS量级时,目前的国产ADC芯片很难达到,因此在不降低采样精度的前提下,提出多片ADC进行阵列化采样的方法提高系统的采样率。针对TIADC系统存在的通道失配问题,提出了基于一阶统计量的自适应误差估计算法与改进Farrow时延滤波器的校正方法,并对4通道TIADC系统的时间误差估计提出新的估计策略。仿真与实验结果表明,该算法能够对时间失配误差进行精确估计,同时能够有效地抑制杂散分量,相比校正前的数据,无杂散动态范围提高20 dB,对解决高速高精度数据采集装备国产化问题具有重要的现实意义。 展开更多

关键词 国产ADC芯片 时间交替采样 自适应校准 估计策略 拉格朗日插值 改进的Farrow延时滤波器

下载PDF 职称材料

时间交替采样系统的误差测量与FPGA实现 被引量：7

3

作者 朱子翰 吕幼新 《电子测量技术》 2011年第3期54-56,共3页

时间交替采样结构是模数转换中提高采样率的1种有效方法。但由于器件工艺限制,每个通道的不一致性会引入通道失配误差,而这些误差会导致信号存在较大的杂散分量,将会严重影响ADC的性能。通道误差包括增益误差、时间误差、偏置误差。提... 时间交替采样结构是模数转换中提高采样率的1种有效方法。但由于器件工艺限制,每个通道的不一致性会引入通道失配误差,而这些误差会导致信号存在较大的杂散分量,将会严重影响ADC的性能。通道误差包括增益误差、时间误差、偏置误差。提出了一种频域的方法通过对单路采样信号做快速傅里叶变换并由固定位置方法找出误差的频域值,对此频域值做相应数学变换得到3种误差并且对这种方法进行了FPGA仿真实现,通过ISE仿真2路AD拼接系统的误差测量,验证了其有效性。 展开更多

关键词 时间交替采样 通道失配误差 模数转换

下载PDF 职称材料

基于FPGA的高速时间交替采样系统 被引量：6

4

作者 易敏 苏淑靖 +1 位作者 季伟 雷超群 《电子技术应用》 北大核心 2015年第1期71-74,共4页

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描... 提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描述了一种误差矫正方法。通过实验测试,结果表明该设计能够实现1 GS/s的高速采样,并能完成明显的误差矫正。 展开更多

关键词 时间交替采样 FPGA 误差矫正 高速采样

下载PDF 职称材料

基于锁相环的高速示波器等效采样系统设计 被引量：5

5

作者 查添翼 陈晟祺 戈浚尧 《电子技术应用》 北大核心 2017年第5期94-97,共4页

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样... 采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。 展开更多

关键词 小数分频锁相环 等效采样 时间交替采样 高速示波器

下载PDF 职称材料

基于PXI架构的高速数据采集系统设计 被引量：5

6

作者 黄宇 柏正尧 +2 位作者 董亮 侯观庆 陆宗 《自动化与仪表》 2015年第9期79-83,共5页

根据高速数据采集系统的带宽、精度、误差要求,使用NI FlexRIO设备设计实现了基于PXI架构的高速数据采集系统。该系统以Virtex-7 FPGA为控制核心,在LabVIEW FPGA Module环境下快速实现了ADC基于时间交替采样算法的高速采样以及对数据上... 根据高速数据采集系统的带宽、精度、误差要求,使用NI FlexRIO设备设计实现了基于PXI架构的高速数据采集系统。该系统以Virtex-7 FPGA为控制核心,在LabVIEW FPGA Module环境下快速实现了ADC基于时间交替采样算法的高速采样以及对数据上传时拥塞的优化。实验结果和工程测试表明,该设计能够实现3.0 GS/s的高速采样并能快速稳定地将数据上传至PC。 展开更多

关键词 数据采集 时间交替采样 虚拟仪器 LABVIEW FPGA

下载PDF 职称材料

基于时间交替采样技术的高速高精度ADC系统 被引量：4

7

作者 骈洋 苏淑靖 《电子器件》 CAS 北大核心 2016年第6期1397-1401,共5页

介绍了一种基于时间交替采样结构的高速ADC系统,整个系统采用全数字方式实现时间交替采样技术,结构灵活多变。使用2片ADC芯片及外围电路、FPGA作为逻辑控制和数据接收缓存,来搭建时间交替ADC系统的硬件电路。其最高采样率可达400 Msampl... 介绍了一种基于时间交替采样结构的高速ADC系统,整个系统采用全数字方式实现时间交替采样技术,结构灵活多变。使用2片ADC芯片及外围电路、FPGA作为逻辑控制和数据接收缓存,来搭建时间交替ADC系统的硬件电路。其最高采样率可达400 Msample/s,采样精度为12 bit。通过分析时间交替ADC系统的原理及其通道误差特性,利用Matlab分析通道失配误差来源,对采集到的数据进行误差估计和校正。 展开更多

关键词 时间交替采样 通道失配误差 误差矫正 高速采样

下载PDF 职称材料

基于光学时钟技术的高速ADC系统的研究 被引量：4

8

作者 吕方兴 《电子测量技术》 北大核心 2021年第6期17-22,共6页

时间交替模数转换器(time-interleaved analog-to-digital converter, TIADC)是一种有效地提高模数转换器采样频率的方法,但是通道间的采样时间相对误差严重影响了系统性能。基于光学时钟技术的高速ADC技术主要是利用光脉冲信号的高重... 时间交替模数转换器(time-interleaved analog-to-digital converter, TIADC)是一种有效地提高模数转换器采样频率的方法,但是通道间的采样时间相对误差严重影响了系统性能。基于光学时钟技术的高速ADC技术主要是利用光脉冲信号的高重频、窄脉宽和低时间抖动特性。提出了一种基于光学时钟技术的TIADC系统的设计方案,利用不同的光纤长度产生精准时间间隔的采样信号,并通过搭建一个四通道TIADC来验证方案的可行性。实验结果表明,该光时钟分配系统可以提供小于16 ps的四通道时钟信号,能够很好地实现四通道高速ADC系统。 展开更多

关键词 高速ADC 时间交替采样 光纤延时线 光学时钟技术 时间抖动

下载PDF 职称材料

基于时间交替采样技术的1 GS/s、16 bit数据采集系统研究 被引量：3

9

作者 李海涛 李斌康 +2 位作者 孙彬 张美 田耕 《电子技术应用》 2022年第7期118-123,139,共7页

为了实现对大动态范围信号的高精度幅度信息获取,基于时间交替采样技术,研制1 GS/s、16 bit高速高分辨率数据采集系统,功能测试发现:当输入模拟信号中含有较大直流分量时,输出采样数据波形会发生振荡问题。研究时间交替采样技术,确认偏... 为了实现对大动态范围信号的高精度幅度信息获取,基于时间交替采样技术,研制1 GS/s、16 bit高速高分辨率数据采集系统,功能测试发现:当输入模拟信号中含有较大直流分量时,输出采样数据波形会发生振荡问题。研究时间交替采样技术,确认偏置误差是导致振荡问题发生的原因。设置ADC工作在实时校正误差模式,结合离线校正算法,解决采样数据的振荡问题,对比偏置误差校正前后的时域波形和频谱,验证校正算法的有效性。测试结果表明,研制的数据采集系统实现了对大动态范围信号的单信道高精度测量功能。 展开更多

关键词 数据采集系统 时间交替采样 通道失配误差 偏置误差 校正算法

下载PDF 职称材料

基于混合滤波器组的时间交替采样技术 被引量：2

10

作者 刘进军 陈颖 《电讯技术》 2007年第6期155-157,共3页

时间交替采样技术对通道失配误差十分敏感,而基于混合滤波器组的采样技术降低了对通道失配误差的敏感,但前端模拟分析滤波器的稳定性难于设计限制了其工程应用。结合时间交替和混合滤波器组采样技术,提出了一种易于工程实现的基于混合... 时间交替采样技术对通道失配误差十分敏感,而基于混合滤波器组的采样技术降低了对通道失配误差的敏感,但前端模拟分析滤波器的稳定性难于设计限制了其工程应用。结合时间交替和混合滤波器组采样技术,提出了一种易于工程实现的基于混合滤波器组的时间交替采样技术。仿真结果表明,该技术能显著提高采样系统的精度。 展开更多

关键词 模数转换器 混合滤波器组 时间交替采样 通道失配误差

下载PDF 职称材料

基于Cortex-M3处理器的时间交替采样系统的设计 被引量：1

11

作者 赵祥 周建斌 +2 位作者 周靖 喻杰 郝宽 《仪表技术与传感器》 CSCD 北大核心 2015年第12期100-102,共3页

设计了一种基于Cortex-M3处理器的时间交替采样系统,阐述了抗混叠滤波调理电路和STM32F103VET6处理器等软硬件设计的技术要点。此外,基于处理器内部集成的两个ADC模块,系统实现了对信号的时间交替采集。测试结果表明,系统在原有12位精度... 设计了一种基于Cortex-M3处理器的时间交替采样系统,阐述了抗混叠滤波调理电路和STM32F103VET6处理器等软硬件设计的技术要点。此外,基于处理器内部集成的两个ADC模块,系统实现了对信号的时间交替采集。测试结果表明,系统在原有12位精度、1MSPS的采样基础上,将数据采样率提升到了2MSPS。 展开更多

关键词 时间交替采样 抗混叠滤波器 32位处理器 直接存储器存取

下载PDF 职称材料

基于自适应TIADC的频谱模块设计 被引量：1

12

作者 叶忠辉 蒋志迪 +1 位作者 汪鹏君 王康 《电子技术应用》 北大核心 2015年第9期149-152,156,共5页

通过对时间交替采样(Time-interleaved ADC,TIADC)理论和下变频快速傅里叶(Fast Fourier Transform,FFT)的研究,提出一种复用FFT结构的自适应TIADC频谱分析设计方案。该方案首先通过四通道ADC进行时间交替高速采样,并采用频域互谱法估... 通过对时间交替采样(Time-interleaved ADC,TIADC)理论和下变频快速傅里叶(Fast Fourier Transform,FFT)的研究,提出一种复用FFT结构的自适应TIADC频谱分析设计方案。该方案首先通过四通道ADC进行时间交替高速采样,并采用频域互谱法估计时延误差,利用Farrow滤波器进行自适应校正;然后对采样数据作下变频处理,并复用FFT模块,实现高速采样的频谱分析;最后通过FPGA实验验证,证明自适应TIADC的频谱模块设计不仅能准确反映采集信号频谱信息,而且硬件资源开销相对减小。 展开更多

关键词 时间交替采样 数字下变频 快速傅里叶 频谱分析

下载PDF 职称材料

基于LTC5586的1GHz实时带宽接收机设计 被引量：1

13

作者 刘军 简义全 《电子世界》 2018年第11期145-146,共2页

本文基于凌特公司LTC5586宽带I/Q解调芯片设计了一种正交接收机,对方案中的技术难点进行了介绍。通过对接收机进行功能测试,证明了方案的可行性,并针对存在的问题提出了后期的改进工作。

关键词 LTC5586 正交变频 时间交替采样

下载PDF 职称材料

基于改进微分器设计的TIADC增益误差校准算法

14

作者 赵晓龙 李博 +1 位作者 贾芃 黎泽清 《电子器件》 CAS 北大核心 2021年第2期380-385,共6页

针对传统微分器在处理TIADC系统中存在的增益误差时设计复杂、硬件资源消耗大而且校准算法校准频率范围比较局限,提出了一种利用Hilbert滤波器对传统微分器进行改进并构建校准算法,算法的MATLAB仿真分析表明,在输入信号归一化频率为0.85... 针对传统微分器在处理TIADC系统中存在的增益误差时设计复杂、硬件资源消耗大而且校准算法校准频率范围比较局限,提出了一种利用Hilbert滤波器对传统微分器进行改进并构建校准算法,算法的MATLAB仿真分析表明,在输入信号归一化频率为0.854 6(fin/fs)时,由误差引起的杂散被有效滤除,通过对SNR参数指标进行比较,由18.3 dB提高到了68.5 dB。相比传统结构算法,该算法可将校准带宽拓展至第一奈奎斯特频带以外,实现宽频带范围信号的校准,在实际应用过程中很大参考价值。 展开更多

关键词 时间交替采样 增益误差矫正 校准算法 信号调制 宽带宽输入

下载PDF 职称材料

基于TIADC架构的20 GSPS数字示波器研究

15

作者 黄科文 刘益民 洪远泉 《韶关学院学报》 2019年第6期26-31,共6页

为了完成目前对复杂宽带信号的实时捕获及处理,设计了基于TIADC架构的20GSPS数字示波器系统.针对其对时钟的要求设计了低抖动的高速采样时钟电路,并完成了基于正弦的误差校准以及数据同步算法的设计.最后针对该系统进行了实验分析,结果... 为了完成目前对复杂宽带信号的实时捕获及处理,设计了基于TIADC架构的20GSPS数字示波器系统.针对其对时钟的要求设计了低抖动的高速采样时钟电路,并完成了基于正弦的误差校准以及数据同步算法的设计.最后针对该系统进行了实验分析,结果表明:该系统能够在很大程度上降低频谱失真,能够相对很好的完成实时采样,具有良好的系统性能. 展开更多

关键词 TIADC 高速数据采集 数字示波器 时间交替采样 正弦拟合 误差校准

下载PDF 职称材料

基于FPGA的多通道并行高速采样研究 被引量：4

16

作者 王银玲 李华聪 《微型机与应用》 2015年第9期37-39,共3页

数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制,高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术,通过在时域上多通道并行交替采样,使采样速率达到原来单片ADC的多倍。最... 数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制,高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术,通过在时域上多通道并行交替采样,使采样速率达到原来单片ADC的多倍。最后进行多路交替采样试验,结果验证了该方法的正确性。 展开更多

关键词 时间交替采样 模数转换 并行处理

下载PDF 职称材料

基于FFT的TIADC时间误差自适应校准算法 被引量：3

17

作者 刘卓华 龚向阳 +1 位作者 刘伟 王佐才 《计算机应用》 CSCD 北大核心 2018年第A02期344-348,共5页

TIADC是一种广泛使用的基于时间交替技术的高采样率ADC,然而由于TIADC中各子ADC非一致性而引入的偏置、增益及时间误差大大降低了系统性能。其中,时间误差在三个误差中对整个系统性能影响最大,也最难以校准。对于高速TIADC系统,很小的... TIADC是一种广泛使用的基于时间交替技术的高采样率ADC,然而由于TIADC中各子ADC非一致性而引入的偏置、增益及时间误差大大降低了系统性能。其中,时间误差在三个误差中对整个系统性能影响最大,也最难以校准。对于高速TIADC系统,很小的时间误差都会导致明显的误差谱分量。提出了一种基于FFT的时间误差自适应校准方法,算法根据TIADC输出信号频谱特点,以时间误差导致的误差谱幅度为校准依据,调节采样时钟相位使得误差谱幅度最小,实现自适应校准。该算法无需单独测量时间误差即可实现校准,相对于已有自适应算法迭代次数少、校准时间短,无需在系统内部额外产生参考信号,容易实现。仿真和实际系统中的实验结果证明了该算法具有良好的性能:校准之后,残余相对时间误差小于0. 001;在实际的2. 5 GS/s的TIADC系统中,即使输入1 GHz的高频正弦信号,由时间误差导致的误差谱都能得以完全消除。 展开更多

关键词 时间交替采样数模转换 时间误差 时间交替采样 自适应校准

下载PDF 职称材料

高速深存储数据采集系统研究与设计 被引量：35

18

作者 宋鹏飞 王厚军 曾浩 《仪器仪表学报》 EI CAS CSCD 北大核心 2011年第4期903-912,共10页

存储深度表征了示波器在最高实时采样率下连续采集并存储采样点的能力。提高存储深度有助于提高系统分析波形细节的能力,但同时也会导致系统响应速度的下降。基于超高速并行采样和波形快速定位与缩放等技术,设计了实时采样率高达6 Gs/s... 存储深度表征了示波器在最高实时采样率下连续采集并存储采样点的能力。提高存储深度有助于提高系统分析波形细节的能力,但同时也会导致系统响应速度的下降。基于超高速并行采样和波形快速定位与缩放等技术,设计了实时采样率高达6 Gs/s,存储深度高达512 Mpts的高速深存储数据采集系统,重点提出了一种深度存储条件下的波形快速定位与缩放技术,以解决提高深度存储所带来的响应速度慢、波形捕获率低等问题。最后给出信号实时数据采集的实验结果。结果表明运用波形快速定位与缩放技术,系统响应速度大幅提高,可以快速定位并显示用户所关心的波形细节,提高示波器的性能。 展开更多

关键词 深存储 波形快速定位与缩放 波形捕获率 时间交替并行采样

下载PDF 职称材料

一种超高速并行采样技术的研究与实现 被引量：30

19

作者 黄武煌 王厚军 曾浩 《电子测量与仪器学报》 CSCD 2009年第8期67-71,共5页

并行采样技术是提高实时采样率的一种重要手段。基于时间交替并行采样技术,设计了一种由3Gsps采样率的模数转换器实现双通道6Gsps采样率的数据采集系统,重点对高速采样时钟分相延迟控制与同步时钟传输处理、基于IDDR的高速数据流分相处... 并行采样技术是提高实时采样率的一种重要手段。基于时间交替并行采样技术,设计了一种由3Gsps采样率的模数转换器实现双通道6Gsps采样率的数据采集系统,重点对高速采样时钟分相延迟控制与同步时钟传输处理、基于IDDR的高速数据流分相处理、基于FIFO高速缓存与基于DDR2深存储的双重构架、板级设计的信号完整性等关键技术进行了详细探讨,同时对系统的软件架构也进行了介绍,最后给出信号实时数据采集的实验结果,并对系统的信噪比和有效位数进行了详细分析,得出系统的性能指标达到了同类产品水平。 展开更多

关键词 高速模数转换器 时间交替并行采样 数据流分相处理 深存储

下载PDF 职称材料

TIADC高速数据捕获和时间失配补偿的FPGA实现 被引量：6

20

作者 张尚良 邹月娴 《数据采集与处理》 CSCD 北大核心 2011年第5期601-608,共8页

时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战。本文针对上述技术难题,利用FPGA和SoPC技术特点,着重... 时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战。本文针对上述技术难题,利用FPGA和SoPC技术特点,着重开展模块化TIADC通用数字后端系统设计技术研究。分别实现了对TIADC系统模拟前端多通道分时交替高速输出数据的实时捕获、多通道拉格朗日时间失配实时数字后补偿、数据的存储及传输等功能。分析表明,本文提出的数字后端系统设计方案具有良好的通用性,其模块化特性易于拓展并适用于不同的TIADC系统架构。测试结果表明本文实现的4*80MS/s12bit TIADC数字后端系统工作稳定,采用6阶拉格朗日插值滤波器使系统获得了平均25dB的SFDR性能提高。 展开更多

关键词 时间交替并行采样 时间失配 数字后补偿 TIADC数字后端系统

下载PDF 职称材料