-
题名FPGA中嵌入式块存储器的IP软核设计
被引量：2
- 1
-
-
作者
许莉
韦嵚
车书玲
-
机构
西安电子科技大学综合业务网理论及关键技术国家重点实验室
西安智多晶微电子有限公司
-
出处
《微电子学》
CAS
北大核心
2019年第4期524-528,共5页
-
文摘
以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。
-
关键词
FPGA
嵌入式块存储器
IP软核
高速
-
Keywords
field programmable gate array
embedded block RAM
IP soft core
high speed
-
分类号
TN791
[电子电信—电路与系统]
TP333
[自动化与计算机技术—计算机系统结构]
-
