期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到5篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
ADF4350低相噪频率合成器在射频无线通信设备中的应用 被引量：16
1
作者 马国胜 杨鹭怡 《国外电子测量技术》 2009年第4期65-69,共5页
现代射频和微波电子系统中要求频率源具有高频低相噪,且具有可靠性好、体积小、功耗低的特点。ADF4350频率合成器具有全集成、低相位噪声的优点,内置片上VCO(压控振荡器)与PLL(锁相环),可以工作在极宽的连续频率范围内,广泛用于无线基... 现代射频和微波电子系统中要求频率源具有高频低相噪,且具有可靠性好、体积小、功耗低的特点。ADF4350频率合成器具有全集成、低相位噪声的优点,内置片上VCO(压控振荡器)与PLL(锁相环),可以工作在极宽的连续频率范围内,广泛用于无线基础设备及测试设备,无线LAN,CATV和时钟发生器中。本文简要介绍了ADF4350的主要功能,详细给出了基于ADF4350用作直接变换调制器以及和ADuC812,ADSP-21xx的接口连接的设计方案。 展开更多
关键词 低相位噪音VCO 锁相环 逻辑兼容性 均方根抖动
下载PDF
一种低电压低功耗的环形压控振荡器设计 被引量：13
2
作者 伍翠萍 何波 +1 位作者 于奇 陈达 《微电子学与计算机》 CSCD 北大核心 2008年第5期69-72,共4页
提出了锁相环的核心部件压控振荡器(VCO)的一种设计方案.该压控振荡器采用全差分环形压控振荡器结构,其延迟单元使用交叉耦合晶体管对来进行频率调节.基于SMIC0.18μmCMOS工艺,用Hspice对电路进行了仿真.仿真结果表明,该压控振荡器具有... 提出了锁相环的核心部件压控振荡器(VCO)的一种设计方案.该压控振荡器采用全差分环形压控振荡器结构,其延迟单元使用交叉耦合晶体管对来进行频率调节.基于SMIC0.18μmCMOS工艺,用Hspice对电路进行了仿真.仿真结果表明,该压控振荡器具有良好的线性度,较宽的线性范围以及高的工作频率,在1.8V的低电源电压下,振荡频率的变化范围为402～873MHz,中心频率在635MHz,功耗仅为6mW,振荡在中心频率635MHz时的均方根抖动为3.91ps. 展开更多
关键词 环形压控振荡器 锁相环 交叉耦合晶体管对 均方根抖动
下载PDF
用于高能物理实验电子读出芯片的低噪声锁相环芯片设计
3
作者 石群祺 郭迪 +4 位作者 赵聪 陈强军 李君丞 易利文 严世伟 《半导体光电》 CAS 北大核心 2023年第2期187-192,共6页
基于TSMC 180 nm工艺设计并流片测试了一款用于高能物理实验的电子读出系统的低噪声、低功耗锁相环芯片。该芯片主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器等子模块组成,在锁相环电荷泵模块中,使用共源共栅电流镜结构... 基于TSMC 180 nm工艺设计并流片测试了一款用于高能物理实验的电子读出系统的低噪声、低功耗锁相环芯片。该芯片主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器等子模块组成,在锁相环电荷泵模块中,使用共源共栅电流镜结构精准镜像电流以减小电流失配和用运放钳位电压进一步减小相位噪声。测试结果表明,该锁相环芯片在1.8 V电源电压、输入50 MHz参考时钟条件下,可稳定输出200 MHz的差分时钟信号,时钟均方根抖动为2.26 ps(0.45 mUI),相位噪声在1 MHz频偏处为-105.83 dBc/Hz。芯片整体功耗实测为23.4 mW,锁相环核心功耗为2.02 mW。 展开更多
关键词 探测器 锁相环 相位噪声 低噪声低功耗 均方根抖动
下载PDF
一种全差分环形压控振荡器的研究与设计
4
作者 奚素霞 《中国科技成果》 2009年第1期26-28,共3页
提出了锁相环的核心部件压控振荡器（VCO）的一种设计方案。该压控振荡器采用全差分环形压控振荡器结构，其延迟单元使用交叉耦合晶体管来进行频率调节。基于SMIC 0．18μm CMOS工艺，用Hspice对电路进行了仿真。仿真结果表明，该压控... 提出了锁相环的核心部件压控振荡器（VCO）的一种设计方案。该压控振荡器采用全差分环形压控振荡器结构，其延迟单元使用交叉耦合晶体管来进行频率调节。基于SMIC 0．18μm CMOS工艺，用Hspice对电路进行了仿真。仿真结果表明，该压控振荡器具有良好的线性度，较宽的线性范围以及高的工作频率，在1．8V的低电源电压下，振荡频率的变化范围为402～875MHz，中心频率在635MHz，功耗仅为6mW，振荡在中心频率635MHz时的均方根抖动为5．91ps。 展开更多
关键词 环形压控振荡器 锁相环 交叉耦合晶体管对 均方根抖动
原文传递
频率源中低相噪VCO的研究与设计 被引量：1
5
作者 李旺 唐俊 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第6期533-537,共5页
在频率源芯片窄带应用时,输出信号有较好的积分均方根抖动性能(RMS jitter),需要压控振荡器(VCO)有较出色的相噪特性。通过分析VCO的结构特点,确定电感是影响片上VCO相位噪声的关键性因素,通过HFSS软件建模的方式,将高品质因素(Q)值的... 在频率源芯片窄带应用时,输出信号有较好的积分均方根抖动性能(RMS jitter),需要压控振荡器(VCO)有较出色的相噪特性。通过分析VCO的结构特点,确定电感是影响片上VCO相位噪声的关键性因素,通过HFSS软件建模的方式,将高品质因素(Q)值的键合线电感引入到片上VCO设计中。采用0.18μm SiGe BiCMOS工艺,设计了整块频率源芯片,并着重优化了VCO输出信号的相位噪声。经过实测,在开环状态下,VCO输出信号为2.2GHz,在1 MHz频偏处的相位噪声为-136dBc/Hz;在环路带宽80kHz,芯片输出信号相噪2.2GHz时,整颗芯片输出信号的带内本底噪声为-220dBc/Hz,杂散为-70dBc,积分均方根抖动为207.666fs。 展开更多
关键词 频率综合器 压控振荡器 键合线电感 相位噪声 本底噪声 积分均方根抖动
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部