期刊文献+
共找到318篇文章
< 1 2 16 >
每页显示 20 50 100
0.13μm BiCMOS低压差线性稳压器 被引量:2
1
作者 严鸣 成立 +2 位作者 奚家健 丁玲 杨泽斌 《半导体技术》 CAS CSCD 北大核心 2012年第2期110-113,121,共5页
设计了一种0.13μm BiCMOS低压差线性稳压器(LDO),包括BiCMOS误差放大器、带软启动的BiCMOS带隙基准源、"套筒式"共源-共栅补偿电路等。为了改善线性瞬态响应性能,在BiCMOS误差放大器的前级设置了动态电流偏置电路。由于所设... 设计了一种0.13μm BiCMOS低压差线性稳压器(LDO),包括BiCMOS误差放大器、带软启动的BiCMOS带隙基准源、"套筒式"共源-共栅补偿电路等。为了改善线性瞬态响应性能,在BiCMOS误差放大器的前级设置了动态电流偏置电路。由于所设计的BiCMOS带隙基准源对温度的敏感性较小,故能为LDO提供高精度的基准电压。对所设计的LDO进行了工艺流片。流片测试结果表明,该LDO可提供60 mA的输出电流且最小压差只有100 mV。测试同时验证了所设计LDO的负载和瞬态响应都得到改善:负载调整率为0.054 mV/mA,线性调整率为0.014%,而芯片面积约为0.094 mm2,因此特别适用于高精度、便携式片上电源系统。 展开更多
关键词 BiCMOS器件 低压差线性稳压器 带隙基准 - 高精度
下载PDF
低误差开关电流存储单元 被引量:1
2
作者 房体友 何怡刚 赵文山 《微电子学》 CAS CSCD 北大核心 2011年第2期269-273,共5页
详细分析了限制开关电流(SI)精度的主要误差,在共源-共栅组态存储单元的基础上,根据在开关晶体管关断前消除反型层可以改善电荷注入误差的原理,提出一种新型低误差开关电流存储单元。其主要思想是通过消除开关晶体管沟道内的可动电荷、... 详细分析了限制开关电流(SI)精度的主要误差,在共源-共栅组态存储单元的基础上,根据在开关晶体管关断前消除反型层可以改善电荷注入误差的原理,提出一种新型低误差开关电流存储单元。其主要思想是通过消除开关晶体管沟道内的可动电荷、降低存储单元的输出电导,以改善电荷注入误差和电导比误差。采用TSMC 0.25μm CMOS模型参数进行HSPICE仿真,结果表明,该结构能够很好地降低电路误差,提高开关电流电路的精度。 展开更多
关键词 开关电流 存储单元 - 反型层 电导比误差
下载PDF
共源-共栅组态S^2I电流存储单元及其性能 被引量:3
3
作者 李拥平 石寅 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第10期1106-1111,共6页
针对原型S2 I开关电流存储单元性能上的一些弱点 ,提出了共源 共栅组态的S2 I电流存储单元 (简称CS2 I)新结构 ,使其关键速度与精度性能得到较好的改善 .相同器件尺寸下的S2 I与CS2 I单元电路相比 ,后者速度性能提高了 1 6倍 ,两种电路... 针对原型S2 I开关电流存储单元性能上的一些弱点 ,提出了共源 共栅组态的S2 I电流存储单元 (简称CS2 I)新结构 ,使其关键速度与精度性能得到较好的改善 .相同器件尺寸下的S2 I与CS2 I单元电路相比 ,后者速度性能提高了 1 6倍 ,两种电路结构同样应用于延迟单元和双采样双线性积分器功能部件的HSPICE仿真表明 :CS2 I方式组成的延迟单元的精度提高了 5倍 ,双采样双线性积分器的三次谐波减少了 15dB . 展开更多
关键词 -组态 开关电流 SI S^2I存储单元 精度 CS^2I
下载PDF
CMOS 2.4GHz低噪声放大器的ADS研究设计 被引量:1
4
作者 孙嘉新 《电脑知识与技术(过刊)》 2010年第14期3787-3789,共3页
以一个具体的低噪声放大器(LNA)电路设计为实例,运用安捷伦公司(Agilent)射频设计软件Advanced Design System 2009(ADS2009)和工艺库TSMC0.18μm CMOS RF Model对CMOS低噪声放大器进行电路设计和仿真。设计中先初步构建一个单端共源共... 以一个具体的低噪声放大器(LNA)电路设计为实例,运用安捷伦公司(Agilent)射频设计软件Advanced Design System 2009(ADS2009)和工艺库TSMC0.18μm CMOS RF Model对CMOS低噪声放大器进行电路设计和仿真。设计中先初步构建一个单端共源共栅结构放大电路,经参数计算后利用ADS对电路进行调试和优化,结合调试过程,说明使用ADS的一些方法和技巧,并且设计出低功耗、低噪声、高增益、高稳定性的单端工作在2.4GHz的低噪声放大器。其仿真的各项参数都达到了预期的指标要求。 展开更多
关键词 单端低噪声放大器(LNA) CMOS ADVANCED Design System 2009 (ADS2009) -结构
下载PDF
一种低电压CMOS折叠-共源共栅跨导运算放大器的设计 被引量:23
5
作者 李建中 汤小虎 魏同立 《微电子学》 CAS CSCD 北大核心 2005年第4期412-415,共4页
设计了一种全差分折叠共源共栅跨导运算放大器,并将其应用于80MHz开关电容带通ΔΣA/D转换器中。该跨导运算放大器采用0.35μmCMOSN阱工艺实现,工作于2.5V电源电压。模拟结果表明,该电路的动态范围为80dB、直流增益63.4dB、单位增益带宽... 设计了一种全差分折叠共源共栅跨导运算放大器,并将其应用于80MHz开关电容带通ΔΣA/D转换器中。该跨导运算放大器采用0.35μmCMOSN阱工艺实现,工作于2.5V电源电压。模拟结果表明,该电路的动态范围为80dB、直流增益63.4dB、单位增益带宽424MHz;在最大输出摆幅、建立精度为0.1%时,建立时间为7.5ns,而功耗仅为7.5mW。 展开更多
关键词 跨导运算放大器 折叠- 全差分 A/D转换器
下载PDF
LDO线性稳压器中高性能误差放大器的设计 被引量:10
6
作者 孙毛毛 冯全源 《微电子学》 CAS CSCD 北大核心 2006年第1期108-110,共3页
设计了一个共源共栅运算跨导放大器,并成功地将其应用在一款超低功耗LDO线性稳压器芯片中。该设计提高了电源抑制比(PSRR),并具有较高的共模抑制比(CMRR)。电路结构简单,静态电流低。该芯片获得了高达99 dB的电源抑制比。
关键词 差分运算跨导放大器 抑制比 低压差线性稳压器
下载PDF
Cascode型GaN HEMT输出伏安特性及其在单相逆变器中的应用研究 被引量:16
7
作者 李艳 张雅静 +2 位作者 黄波 郑琼林 郭希铮 《电工技术学报》 EI CSCD 北大核心 2015年第14期295-303,共9页
近年来随着氮化镓器件制造工艺的迅速发展,氮化镓高电子迁移率晶体管(Ga N HEMT)已经开始应用在电力电子领域。高压共源共栅(Cascode)Ga N HEMT的出现使得Ga N器件可以在高压场合进行应用。本文首先研究了耗尽型Ga N HEMT及Cascode Ga N... 近年来随着氮化镓器件制造工艺的迅速发展,氮化镓高电子迁移率晶体管(Ga N HEMT)已经开始应用在电力电子领域。高压共源共栅(Cascode)Ga N HEMT的出现使得Ga N器件可以在高压场合进行应用。本文首先研究了耗尽型Ga N HEMT及Cascode Ga N HEMT全范围输出伏安特性及其特点。结合Si MOSFET和耗尽型Ga N HEMT的特性,本文重点研究了Cascode Ga N HEMT的工作模态及其条件。最后,给出了500W基于600V Cascode Ga N HEMT单相全桥逆变器的实验验证。实验结果和仿真验证证明了理论分析的正确性。 展开更多
关键词 宽禁带半导体器件 GAN HEMT 结构 输出伏安特性
下载PDF
级联型低噪声放大器设计和优化的研究 被引量:7
8
作者 方磊 陈邦媛 《电路与系统学报》 CSCD 2003年第4期58-62,共5页
文章详细分析了共源共栅级联型低噪声放大器的优化设计方法。文章首先简要的介绍共源共栅MOSFET低噪声放大器优化设计步骤。在此基础上,通过分析整个级联型低噪声放大器的密勒效应对优化设计的影响,进一步提出了对共栅级MOSFET的沟道宽... 文章详细分析了共源共栅级联型低噪声放大器的优化设计方法。文章首先简要的介绍共源共栅MOSFET低噪声放大器优化设计步骤。在此基础上,通过分析整个级联型低噪声放大器的密勒效应对优化设计的影响,进一步提出了对共栅级MOSFET的沟道宽度优化的必要性。最后,文章以一个工作于2.4GHz,0.5mm工艺的低噪声放大器设计为例,证实了前面理论分析的正确性,并根据低噪声放大器的主要设计指标给出了共源共栅结构下共栅级MOSFET的沟道宽度的优化方法。 展开更多
关键词 低噪声放大器 密勒效应 级联
下载PDF
一种低失调高压大电流集成运算放大器 被引量:12
9
作者 施建磊 杨发顺 +2 位作者 时晨杰 胡锐 马奎 《半导体技术》 CAS 北大核心 2019年第1期8-14,共7页
基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵... 基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。 展开更多
关键词 集成运算放大器 结构 结型场效应晶体管(JFET) 双极型晶体管(BJT) 低失调 大电流
下载PDF
一种低压低功耗恒跨导轨到轨运算放大器设计 被引量:11
10
作者 谢海情 陈玉辉 王振宇 《电子元件与材料》 CAS CSCD 北大核心 2020年第10期65-69,共5页
提出了一种恒跨导轨到轨运算放大器,输入级电路采用三倍电流镜结构,补偿输入差分对管的静态电流,降低输入级跨导变化率;中间级电路采用两个三层MOS管共源共栅结构代替传统轨到轨运算放大器中的四层MOS管套筒式共源共栅结构,实现四端输... 提出了一种恒跨导轨到轨运算放大器,输入级电路采用三倍电流镜结构,补偿输入差分对管的静态电流,降低输入级跨导变化率;中间级电路采用两个三层MOS管共源共栅结构代替传统轨到轨运算放大器中的四层MOS管套筒式共源共栅结构,实现四端输入转为双端输出,并降低电源电压;输出级电路采用交差耦合输出结构,实现轨到轨输出,同时完成双端输入转单端输出,设计一种恒跨导轨到轨运算放大器。基于TSMC 0.18μm工艺完成电路与版图设计,使用Spectre完成仿真。结果表明,在电源电压为1 V,输入电压从0 V变化到1 V时,该放大器可实现0~1 V的轨到轨输出,静态功耗仅为44μW,输入级跨导变化率为5.5%,实现了低电源电压、低功耗和恒跨导的性能指标。 展开更多
关键词 运算放大器 恒跨导 轨到轨 低压低功耗 三倍电流镜
下载PDF
一种3~5GHz连续增益可调CMOS超宽带LNA的设计 被引量:11
11
作者 杨凯 王春华 戴普兴 《微电子学》 CAS CSCD 北大核心 2008年第2期275-279,共5页
提出了一种具有大范围连续增益变化的3~5GHzCMOS可调增益低噪声放大器。采用两级共源共栅电路结构,二阶切比雪夫滤波器作为输入,源跟随器作为输出,在带内获得了良好的输入输出匹配和噪声性能。通过控制第二级的偏置电流,获得了36d... 提出了一种具有大范围连续增益变化的3~5GHzCMOS可调增益低噪声放大器。采用两级共源共栅电路结构,二阶切比雪夫滤波器作为输入,源跟随器作为输出,在带内获得了良好的输入输出匹配和噪声性能。通过控制第二级的偏置电流,获得了36dB的连续增益可调,同时也不影响输入输出匹配。该电路基于TSMC0.18脚CMOS工艺,在最高增益时,输入和输出反射系数511和52z分别小于-10.1dB和-15dB,最高增益达到23.8dB,最小噪声系数仅为1.5dB,三阶交调截点为-7dBm,在1.2V电压下,功耗为6.8mW;芯片面积0.71mm^2(0.96mm×0.74mm)。 展开更多
关键词 低噪声放大器 超宽带 增益可调 CMOS 切比雪夫滤波器
下载PDF
一种高速CMOS全差分运算放大器 被引量:10
12
作者 朱小珍 朱樟明 柴常春 《半导体技术》 CAS CSCD 北大核心 2006年第4期287-289,299,共4页
设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增... 设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW。 展开更多
关键词 折叠 模反馈 全差分 高速
下载PDF
低温漂高PSRR新型带隙基准电压源的研制 被引量:10
13
作者 吴蓉 张娅妮 荆丽 《半导体技术》 CAS CSCD 北大核心 2010年第5期503-506,共4页
利用带隙电压基准的基本原理,结合自偏置共源共栅电流镜以及适当的启动电路,设计了一种新型基准电压源。获得了一个低温度系数、高电源抑制比的电压基准。通过对输出端添加运算放大器,把带隙基准电路产生的1.2 V电压提高到3.5 V,提高了... 利用带隙电压基准的基本原理,结合自偏置共源共栅电流镜以及适当的启动电路,设计了一种新型基准电压源。获得了一个低温度系数、高电源抑制比的电压基准。通过对输出端添加运算放大器,把带隙基准电路产生的1.2 V电压提高到3.5 V,提高了芯片性能。用Cadence软件和CSMC的0.5μm CMOS工艺进行了仿真,结果表明,当温度在-20~+120℃,温度系数为9.3×10-6/℃,直流时的电源抑制比为-82 dB。该基准电压源能够满足开关电源管理芯片的使用要求,并取得了较好的效果。 展开更多
关键词 基准电压 自偏置 温度系数 抑制比
下载PDF
一种低压低功耗CMOS折叠-共源共栅运算放大器的设计 被引量:8
14
作者 程春来 柴常春 唐重林 《现代电子技术》 2007年第24期191-193,196,共4页
设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spic... 设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spice模型,用HSpice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-Δ模/数转换电路的设计中。 展开更多
关键词 运算放大器 折叠- AB类输出 低压低功耗
下载PDF
一种高精度自偏置共源共栅的CMOS带隙基准源 被引量:7
15
作者 文武 文治平 张永学 《微电子学与计算机》 CSCD 北大核心 2008年第8期216-220,共5页
介绍了一种高精度的CMOS带隙参考电路(BGR),它采用自偏置共源共栅电流镜,不需要运放.通过在传统共源共栅结构中加入一简单的反馈晶体管和几个电阻,分别构成了电源抑制和曲率补偿电路.用Spectre工具和0.35μm CMOS模型进行了仿真,结果表... 介绍了一种高精度的CMOS带隙参考电路(BGR),它采用自偏置共源共栅电流镜,不需要运放.通过在传统共源共栅结构中加入一简单的反馈晶体管和几个电阻,分别构成了电源抑制和曲率补偿电路.用Spectre工具和0.35μm CMOS模型进行了仿真,结果表明电源抑制和温度特性均得到明显改善.直流时的电源抑制比(PSRR)为93dB,-40^+125℃温度范围内的温度系数为7ppm/℃. 展开更多
关键词 带隙参考电路(BGR) 抑制比(PSRR) 温度系数(TC)
下载PDF
一种基于新的偏置电路的低电压带隙基准电压源设计 被引量:5
16
作者 张朵云 罗岚 +1 位作者 唐守龙 吴建辉 《电子器件》 EI CAS 2006年第1期169-171,222,共4页
通过设计带隙基准电压源中共源共栅电流镜的偏置电路以实现低电源电压工作。该偏置电路原理是利用一个始终工作在线性区的MOS管来使共源共栅电流镜的两个级联管均工作在饱和区边缘提高输出电压摆幅,从而降低电源电压。电路基于Chartered... 通过设计带隙基准电压源中共源共栅电流镜的偏置电路以实现低电源电压工作。该偏置电路原理是利用一个始终工作在线性区的MOS管来使共源共栅电流镜的两个级联管均工作在饱和区边缘提高输出电压摆幅,从而降低电源电压。电路基于Chartered0.25μmN阱CMOS工艺实现,Hspice仿真结果与分析计算结果相符。基于这种偏置电路所设计的带隙基准电压源最低工作电压仅为2V,温度系数为12×10-5/℃,电源抑制在频率为1~10kHz时为-98dB,1MHz~1GHz时为-40dB。 展开更多
关键词 带隙基准电压 偏置电路 输出电压摆幅 低电电压
下载PDF
一款高增益宽带低噪声放大器的设计 被引量:6
17
作者 张博 张帅 吴昊谦 《电子元件与材料》 CAS CSCD 北大核心 2022年第3期266-272,共7页
采用0.5μm GaAs E-PHEMT工艺设计了一款0.5~5 GHz高增益宽带低噪声放大器芯片。该放大器采用三级共源结构,运用负反馈技术有效地进行了输入输出阻抗匹配,针对高频增益不足问题,在共栅晶体管的栅极到地之间增加栅极电容,提高了高频增益... 采用0.5μm GaAs E-PHEMT工艺设计了一款0.5~5 GHz高增益宽带低噪声放大器芯片。该放大器采用三级共源结构,运用负反馈技术有效地进行了输入输出阻抗匹配,针对高频增益不足问题,在共栅晶体管的栅极到地之间增加栅极电容,提高了高频增益,改善了增益平坦度,拓展了带宽。同时,放大器前两级应用电流复用技术,大大降低了电路功耗。仿真结果表明:在工作频带内,最大增益可达36.6 dB,增益平坦度为±0.4 dB,输入输出回波损耗均小于-10 dB,噪声系数小于0.9 dB,输出功率1 dB压缩点最大可达15.4 dBm,OIP3最高可达34.1 dBm,芯片版图尺寸为0.65 mm×0.87 mm。 展开更多
关键词 增益平坦度 负反馈 电流复用
下载PDF
一种基于前馈补偿技术的高性能CMOS运算放大器 被引量:4
18
作者 付永朝 杨银堂 +1 位作者 朱樟明 朱磊 《电子器件》 CAS 2004年第1期27-30,共4页
基于传统CMOS折叠共源共栅运算放大器的分析和总结,应用前馈补偿技术,实现了一种高性能CMOS折叠共源共栅运算放大器,不仅保证了高开环增益,而且还大大减小了运放的输入失调电压。设计采用TSMC 0.35μm混合信号CMOS工艺实现,采用Hspice... 基于传统CMOS折叠共源共栅运算放大器的分析和总结,应用前馈补偿技术,实现了一种高性能CMOS折叠共源共栅运算放大器,不仅保证了高开环增益,而且还大大减小了运放的输入失调电压。设计采用TSMC 0.35μm混合信号CMOS工艺实现,采用Hspice进行仿真,仿真结果表明运放的直流开环增益为95 dB,输入失调电压为0.023 mV,负载电容为2pF时的相位裕度为45.5°。 展开更多
关键词 前馈补偿 CMOS 运算放大器 折叠
下载PDF
一种高单位增益带宽CMOS全差分运算放大器 被引量:5
19
作者 朱小珍 柴常春 朱樟明 《现代电子技术》 2006年第3期68-71,共4页
设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反... 设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。 展开更多
关键词 单位增益带宽 折叠 开关电容模反馈 全差分
下载PDF
一种折叠共源共栅运算放大器的设计 被引量:5
20
作者 杨俊 卞兴中 王高峰 《现代电子技术》 2006年第18期28-30,共3页
折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓... 折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器。目前,这样的放大器已被广泛用于无线电通信的集成电路中。介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用HSpice W 2005.03进行设计仿真,最后与设计指标进行比较。 展开更多
关键词 CMOS 运算放大器 折叠 HSPICE W-2005.03
下载PDF
上一页 1 2 16 下一页 到第
使用帮助 返回顶部