-
题名通用逻辑门电路的SET实现及应用
被引量：2
- 1
-
-
作者
肖林荣
张楠楠
孔伟名
应时彦
-
机构
嘉兴学院机电工程学院
浙江工业大学信息工程学院
-
出处
《纳米科技》
2014年第4期20-23,共4页
-
基金
浙江省自然科学基金项目（Y1110808）
-
文摘
通用逻辑门具有更强的逻辑功能，相比传统逻辑门更适合作为阵列逻辑单元。单电子晶体管（SingleElectronTransistor，SET）被认为是众多纳米电子器件中的强有力竞争者。为了拓展SET的应用，减少逻辑综合所用逻辑门的种类，提出了通用逻辑门的SET电路实现方案，设计出基于sET的通用逻辑门树形结构的全比较器等电路，用Hspicer软件对所设计的电路进行仿真，结果表明，该电路具有正确的逻辑功能，为SET通用逻辑门的进一步研究应用奠定了基础。
-
关键词
单电子晶体管
通用逻辑门
全比较器
逻辑综合
-
Keywords
single-electron transistor
universal logic gate
full comparator
logic synthesis
-
分类号
TM131.5
[电气工程—电工理论与新技术]
-
-
题名基于SET的最佳通用逻辑门ULG.2电路优化设计
被引量：1
- 2
-
-
作者
王芳
孔伟名
应时彦
乔天泽
-
机构
浙江艺术职业学院影视技术系
浙江工业大学信息工程学院
-
出处
《浙江工业大学学报》
CAS
北大核心
2020年第5期570-573,共4页
-
基金
浙江省自然科学基金资助项目(Y1110808)。
-
文摘
单电子晶体管具有功耗超低、集成度超高以及与传统的CMOS电路相兼容等优点,是制造新一代集成电路最具竞争力的纳米器件之一。基于SET的最佳通用逻辑门ULG.2与传统的逻辑门相比,优势尤为明显。在介绍逻辑门ULG.2原理的基础上,提出了基于SET的最佳通用逻辑门ULG.2的电路优化设计,利用ULG.2设计了全比较器和全加/减器,并对电路进行PSpice仿真。结果表明:基于SET的最佳通用逻辑门ULG.2及其应用电路结构简单,具有晶体管数少,电路功耗和延迟小的特征。
-
关键词
单电子晶体管
通用逻辑门
全比较器
全加/减器
-
Keywords
single-electron transistor
universal logic gate
full comparer
full adder/subtractor
-
分类号
TP331
[自动化与计算机技术—计算机系统结构]
-
-
题名一种14位2MS/s逐次逼近型模数转换器的设计
被引量：1
- 3
-
-
作者
董国法
-
机构
福州大学物理与信息工程学院
-
出处
《中国集成电路》
2023年第1期46-50,62,共6页
-
文摘
本文提出了一种14位2MS/s逐次逼近型模数转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC)。电路在基于顶板采样和Vcm-Based电容切换时序的二进制权重电容电荷再分配型传统模数转换器的基础上,通过采用开关电容无源积分器和多输入对全动态比较器累加转换余差电压实现二阶噪声整形结构抑制信号带内噪声,使得本设计在同等采样电容阵列下融合了SAR ADC和ΔΣADC的优点,具有更高分辨率以及更低功耗。本设计采用SMIC0.18um CMOS工艺,仿真结果表明,在3.3V电源电压,2MS/s采样率下,功耗为1.95mW,过采样率(Over Sample Ration,OSR)为16时,信号噪声失真比(SNDR)为81.76dB,无杂散动态范围(SFDR)为89.14dB,有效位数(ENOB)为13.29位。
-
关键词
SAR
ADC
全动态比较器
噪声整形
-
Keywords
SAR ADC
full-dynamic comparator
noise shaping
-
分类号
TN792
[电子电信—电路与系统]
-
-
题名NRZ码全光帧头识别器研究
被引量：2
- 4
-
-
作者
王亚平
吴重庆
王雪
张煦
赵阳
-
机构
北京交通大学发光与光信息技术教育部重点实验室光信息科学与技术研究所
-
出处
《光子学报》
EI
CAS
CSCD
北大核心
2009年第4期853-857,共5页
-
基金
国家自然科学基金(60577020
60672004)资助
-
文摘
提出了一种基于太赫兹非对称光解复用器结构的NRZ码全光帧头识别方案.通过注入辅助的连续光,解决了信号在SOA中的竞争,实现三态到两态的转换.对40Gb/s信号的数值分析表明,这种方案可获得消光比为13.29dB的判决识别信号输出.对非线性相移差偏离的影响进行了分析,结果表明如果限制非线性相移差的偏离小于0.1rad,仍然可获得消光比13dB以上的判决识别信号输出.对2.5Gb/s帧头信号的判决实验表明,理论分析结果与实验相符.
-
关键词
全光网
全光帧头识别器
全光比较器
太赫兹非对称光解复用器
-
Keywords
All optical network
All optical header racognition
All optical comparator
TOAD
-
分类号
TN929.11
[电子电信—通信与信息系统]
-
-
题名基于PolSK调制格式的FWM型全光比较器
被引量：2
- 5
-
-
作者
纪鹏辉
李培丽
施伟华
吴杨
-
机构
南京邮电大学光电工程学院
-
出处
《光通信研究》
北大核心
2009年第4期57-60,共4页
-
基金
国家自然科学基金资助项目(60707006)
南京邮电大学引进人才科研启动基金资助项目(NY207142)
-
文摘
文章提出了一种利用偏振移位键控(PolSK)信号光,基于半导体光放大器(SOA)中的四波混频(FWM)效应的超快全光比较器方案。该方案由于采用了功率恒定的PolSK信号光,可以消除SOA中的码型效应。通过数值模拟,研究了两输入信号光功率、SOA注入电流以及有源区长度对超快全光比较器输出特性的影响。
-
关键词
全光比较器
四波混频
偏振移位键控
半导体光放大器
-
Keywords
all-optical comparator
FWM
PolSK
SOA
-
分类号
TN25
[电子电信—物理电子学]
-
-
题名10位低功耗逐次逼近型模数转换器的设计
被引量：2
- 6
-
-
作者
杨臻
-
机构
福州大学物理与信息工程学院
-
出处
《中国集成电路》
2021年第10期18-21,26,共5页
-
文摘
本文提出了一种10位低功耗逐次逼近型(Successive Approximation Register,SAR)模数转换器。电路采用分段式电荷型数模转换器和全动态比较器,使得本设计在同等采样速率下具有更高分辨率及更低功耗,同时具有良好的线性度和较广的输入范围。本设计采用SMIC 0.18μm CMOS工艺,电源电压为1.2V,采样速率为6MS/s。仿真结果表明,ADC的SFDR为81.5dB,SNDR为59.9dB,其能达到9.65bit分辨率,且功耗仅为0.091mW。
-
关键词
SAR
ADC
全动态比较器
分段式数模转换器
低功耗
-
Keywords
SAR ADC
full-dynamic comparator
segmented charge type DAC
-
分类号
TN792
[电子电信—电路与系统]
-
-
题名用于帧头识别的全光比较器的最新研究进展
- 7
-
-
作者
王亚平
吴重庆
史晓军
盛新志
-
机构
北京交通大学发光与光信息技术教育部重点实验室光信息科学与技术研究所
-
出处
《半导体光电》
EI
CAS
CSCD
北大核心
2008年第5期625-630,共6页
-
基金
国家自然科学基金资助项目(60577020
60672004)
-
文摘
就全光比较器的功能模型及性能指标提出见解。综述了用于帧头识别的光比较器最新研究进展,阐述了不同结构的光比较器的原理、优缺点,以及进一步改进的可能性。
-
关键词
全光网
光分组交换
帧头识别
全光比较器
-
Keywords
all-optical network
optical packet switching
header recognition
all opticalcomparator
-
分类号
TN929.11
[电子电信—通信与信息系统]
-
-
题名基于PPLN波导的全光数值比较器的设计
被引量：5
- 8
-
-
作者
申静
秦晋
-
机构
沈阳工业大学信息科学与工程学院
-
出处
《光通信研究》
北大核心
2018年第1期43-47,共5页
-
基金
辽宁省教育厅一般项目(L2015390)
-
文摘
全光逻辑信号处理是光通信网络中的关键技术,对于实现全光网络具有重要意义。基于周期性极化铌酸锂(PPLN)波导的和频效应+差频效应,在准相位匹配条件下,采用波导级联的方式设计并实现了全光数值比较器。通过数值计算和仿真得到波形图,并通过讨论眼图、脉冲宽度、消光比以及峰值功率延迟时间等指标分析了全光数值比较器的性能。结果表明,采用波导级联的方法对信号光进行处理,不仅可以完成相应的逻辑功能,而且可以保证信号的传输质量,还扩展了PPLN波导在全光逻辑信号处理方面的应用。
-
关键词
全光数值比较器
级联周期性极化铌酸锂波导
准相位匹配
和频效应
差频效应
-
Keywords
all-optical numeric comparator
cascaded PPLN waveguides
quasi-phase matching
SFG
DFG
-
分类号
TN911.74
[电子电信—通信与信息系统]
-
-
题名低功耗逐次逼近型模数转换器的设计
被引量：1
- 9
-
-
作者
王法翔
周圻坤
-
机构
福州大学物理与信息工程学院
-
出处
《中国集成电路》
2022年第8期63-68,共6页
-
文摘
本文提出了一种低功耗逐次逼近型(Successive Approximation Register,SAR)模数转换器。电路采用MCS切换方式和二级全动态比较器以及可编程时钟产生电路,以实现低功耗的模数转换器。本设计基于SMIC 130 nm CMOS工艺,电源电压为3.3 V,采样速率为2 MS/s,仿真结果表明,ADC的SFDR为77.6 dB,SNDR为59.2 dB,其能达到9.55 bit分辨率,且功耗仅为0.198 mW。
-
关键词
SAR
ADC
二级全动态比较器
MCS切换方式
低功耗
-
Keywords
SAR ADC
Secondary full dynamic comparator
MCS switching mode
Low power consumption
-
分类号
TN792
[电子电信—电路与系统]
-
