期刊文献+
共找到267篇文章
< 1 2 14 >
每页显示 20 50 100
高密度3-D封装技术的应用与发展趋势 被引量:6
1
作者 顾勇 王莎鸥 +2 位作者 赵建明 胡永达 杨邦朝 《电子元件与材料》 CAS CSCD 北大核心 2010年第7期67-70,共4页
高密度3-D封装技术是国内外近几年飞速发展的微电子封装技术。它在2-D平面基础上向立体化发展,实现了一种新的更高层次的混合集成,因而具有更高的组装密度、更强的功能、更优的性能、更小的体积、更低的功耗、更快的速度、更小的延迟等... 高密度3-D封装技术是国内外近几年飞速发展的微电子封装技术。它在2-D平面基础上向立体化发展,实现了一种新的更高层次的混合集成,因而具有更高的组装密度、更强的功能、更优的性能、更小的体积、更低的功耗、更快的速度、更小的延迟等优势。该技术正在加速未来电子整机系统的微小型化。主要介绍了近年来3-D封装应用状况和一种新型的封装技术——系统上封装SOP(System-on-Package)。 展开更多
关键词 高密度3-D封装 系统芯片 综述 系统上封装
下载PDF
金属封装微系统内部高压击穿和爬电问题的点云分析方法
2
作者 王辂 柏晗 +1 位作者 曾燕萍 丁涛杰 《电子技术应用》 2024年第2期38-42,共5页
面对金属封装高压隔离微系统内部潜在的击穿和爬电风险,结合高精度建模和图论思想建立一种新的可靠性分析方法,为产品的设计和测试提供有力保障。首先,将微系统三维模型转化为点云模型,经滤波和曲面重构形成可计算的数值模型;之后,根据... 面对金属封装高压隔离微系统内部潜在的击穿和爬电风险,结合高精度建模和图论思想建立一种新的可靠性分析方法,为产品的设计和测试提供有力保障。首先,将微系统三维模型转化为点云模型,经滤波和曲面重构形成可计算的数值模型;之后,根据几何特征和物理关系,将表面爬电问题和击穿问题分别等效为测地路径和欧氏路径的计算;并根据微系统布局方式优化Dijkstra算法,计算封装后的击穿和爬电路径;最终,参考实验标准判断产品风险等级。对照实验结果与计算匹配,精度理想,表明该方法对微系统相关问题的有效性。 展开更多
关键词 微系统 点云分析 DIJKSTRA算法 击穿现象 爬电现象
下载PDF
基于系统级封装的RISC-V电路设计与实现
3
作者 刘旸 《电子技术应用》 2024年第4期44-47,共4页
为满足电子系统在性能、功耗、体积、重量和国产化等方面的需求,设计了一款基于系统级封装技术的RISC-V电路。该电路以采用自主指令集架构和国内工艺的处理器为核心,并集成了国产外围电路,实现了一款完全自主创新的、具备常用控制与通... 为满足电子系统在性能、功耗、体积、重量和国产化等方面的需求,设计了一款基于系统级封装技术的RISC-V电路。该电路以采用自主指令集架构和国内工艺的处理器为核心,并集成了国产外围电路,实现了一款完全自主创新的、具备常用控制与通信接口的微系统电路。经过测试与验证,该电路各项功能和性能均达到设计指标,有效地提高了功能密度,很好地满足了电子系统在小型化、轻量化和低功耗等方面的需求。 展开更多
关键词 系统级封装 微系统 RISC-V
下载PDF
基板堆叠型三维系统级封装技术 被引量:5
4
作者 庞学满 周骏 +1 位作者 梁秋实 刘世超 《固体电子学研究与进展》 CAS 北大核心 2021年第3期161-165,共5页
系统级封装是将多个具有不同功能的有源电子元件与无源器件组装到一起,组成具有一定功能的封装体,从而形成一个系统或者子系统。在三维系统级封装技术中,基板堆叠是对芯片堆叠的有益补充。从基板堆叠的角度出发,分析了三维系统级封装所... 系统级封装是将多个具有不同功能的有源电子元件与无源器件组装到一起,组成具有一定功能的封装体,从而形成一个系统或者子系统。在三维系统级封装技术中,基板堆叠是对芯片堆叠的有益补充。从基板堆叠的角度出发,分析了三维系统级封装所需HTCC一体化封装外壳形式以及各类三维系统级封装形式,提出系统级封装的发展趋势与面临的问题。 展开更多
关键词 系统级封装 基板堆叠 散热 HTCC一体化封装外壳
下载PDF
3D设计技术在SiP中的应用 被引量:5
5
作者 李扬 《电子技术应用》 2018年第9期39-43,共5页
SiP(System-in-Package)系统级封装技术是最新的微电子封装和系统集成技术,目前已成为电子技术发展的热点。SiP最鲜明的特点就是在封装中采用了3D(Three Dimensions)技术,通过3D技术,可以实现更高的系统集成度,在更小的面积内封装更多... SiP(System-in-Package)系统级封装技术是最新的微电子封装和系统集成技术,目前已成为电子技术发展的热点。SiP最鲜明的特点就是在封装中采用了3D(Three Dimensions)技术,通过3D技术,可以实现更高的系统集成度,在更小的面积内封装更多的芯片。从设计角度出发,介绍了应用在SiP中的3D设计技术,包括3D基板设计技术和3D组装设计技术,阐述了3D设计的具体思路和方法,可供工程师在设计3D SiP时参考。 展开更多
关键词 系统级封装 3D SIP 3D设计技术 3D基板设计 3D组装设计
下载PDF
一种宇航微系统SiP计算机模块的分析及设计 被引量:1
6
作者 华虹 刘鸿瑾 +2 位作者 李宾 吴宪祥 孙印昂 《微电子学与计算机》 2023年第1期156-164,共9页
针对航天器用元器件高密度、高性能、小型化的特点,设计了一种应用于卫星及空间站平台的宇航微系统SiP(System-in-Package)计算机模块.SiP模块设计需解决信号干扰、供电系统不稳定以及散热性能差等问题,所以本文在SiP模块的封装、布局... 针对航天器用元器件高密度、高性能、小型化的特点,设计了一种应用于卫星及空间站平台的宇航微系统SiP(System-in-Package)计算机模块.SiP模块设计需解决信号干扰、供电系统不稳定以及散热性能差等问题,所以本文在SiP模块的封装、布局、层叠、布线设计方面,分别通过使用高热导率封装材料、加强散热性的封装形式以及对芯片采用上下腔布局的方式增强系统的散热能力,并采用低串扰设计、低阻抗设计提升系统中信号和电源的稳定性.通过仿真校验,该模块在125℃的条件下,实际工作温度仅上升25.3℃;最复杂的信号线之间的串扰低至−37.57 dB;各电源域的直流压降、电流密度以及阻抗参数值均优于参考指标. 展开更多
关键词 系统级封装(SiP) 陶瓷封装 信号完整性(SI) 电源完整性(PI) 热分析
下载PDF
基于3D-SiP技术的小型化混频锁相源的研制
7
作者 尹峰 钱兴成 +2 位作者 王晟 潘碑 陈静 《固体电子学研究与进展》 CAS 北大核心 2023年第3期221-226,共6页
基于电路三维垂直互连,采用系统级封装技术,研制了一款Ku波段小型化锁相源,尺寸仅为16 mm×11 mm×3 mm,通过SiP模块电性能设计与电磁学、热力学、结构力学仿真的结合,实现了12~14 GHz频率信号的输出。测试结果表明,锁相源的输... 基于电路三维垂直互连,采用系统级封装技术,研制了一款Ku波段小型化锁相源,尺寸仅为16 mm×11 mm×3 mm,通过SiP模块电性能设计与电磁学、热力学、结构力学仿真的结合,实现了12~14 GHz频率信号的输出。测试结果表明,锁相源的输出信号相位噪声为-95 dBc/Hz@1 kHz,杂散抑制大于65 dBc,且测试结果与仿真结果相吻合。 展开更多
关键词 三维垂直互连 系统级封装 锁相源 小型化
下载PDF
基于厚薄膜混合封装基板的射频系统级封装设计
8
作者 张磊 肖磊 《空天预警研究学报》 CSCD 2023年第6期438-441,共4页
采用芯片倒装的形式可以有效解决高功率微波芯片系统级封装(SIP)的散热问题,但基于厚膜工艺的LTCC/HTCC封装基板与倒装芯片存在尺寸失配、无法直接互联的问题.为此设计了一种基于厚薄膜混合技术的封装基板.首先通过内部采用传统厚膜工... 采用芯片倒装的形式可以有效解决高功率微波芯片系统级封装(SIP)的散热问题,但基于厚膜工艺的LTCC/HTCC封装基板与倒装芯片存在尺寸失配、无法直接互联的问题.为此设计了一种基于厚薄膜混合技术的封装基板.首先通过内部采用传统厚膜工艺、表面采用薄膜布线工艺的厚薄膜混合技术解决了芯片与封装基板尺寸失配的问题;然后对与芯片匹配的带地共面波导(CPWG)尺寸进行设计,采用梯形过渡结构使之与封装基板垂直过孔尺寸匹配;最后通过热仿真验证了该结构的系统散热性能.仿真结果表明,在射频性能良好情况下,本文封装结构散热性能优于传统形式封装. 展开更多
关键词 系统级封装 芯片倒装 厚薄膜混合技术 垂直过渡结构 带地共面波导 散热
下载PDF
基板再分布层通孔及跨层传输结构的优化设计与仿真分析
9
作者 孙亮 缪旻 《北京信息科技大学学报(自然科学版)》 2023年第4期79-85,共7页
针对系统封装基板表面再分布层多层互连问题,进行了跨层传输结构优化设计,并采用三维电磁场全波仿真工具ANSYS HFSS进行了建模和仿真。首先,提出了一种采用金属-空气-绝缘介质(metal-air-insulator,MAI)结构的新型再分布层通孔。仿真结... 针对系统封装基板表面再分布层多层互连问题,进行了跨层传输结构优化设计,并采用三维电磁场全波仿真工具ANSYS HFSS进行了建模和仿真。首先,提出了一种采用金属-空气-绝缘介质(metal-air-insulator,MAI)结构的新型再分布层通孔。仿真结果表明,基于该通孔的跨层传输结构插入损耗在0.1~20 GHz频率范围内优于-0.18 dB,相较常规通孔结构提升了0.01 dB。其次,提出了基于MAI及基板通孔(through substrate via,TSV)接地共面波导的再分布层跨层传输结构及其改进结构。仿真结果表明,改进后传输结构的回波损耗提升了1~3 dB,插入损耗提升了0.01~0.03 dB,相对常规结构有更好的传输性能。最后,为进一步提升传输性能,提出在介质层间引入水平空气介质层的方法,仿真结果验证了该方法的有效性。 展开更多
关键词 系统封装 再分布层 通孔结构优化 接地共面波导
下载PDF
类载板中特殊材料多次压合涨缩研究
10
作者 黄海隆 邹冬辉 +1 位作者 樊廷慧 李波 《印制电路信息》 2023年第S01期104-115,共12页
随着可移动设备向小型化发展和SIP(系统级封装技术)的普及。类载板,作为被称为下一代PCB硬板,较普通PCB板具有更高的密集线路,适合作为SIP的封装载体。这对于微孔层间对准度的挑战也越来越大,而影响对位精度最大的因素即为涨缩。因此,... 随着可移动设备向小型化发展和SIP(系统级封装技术)的普及。类载板,作为被称为下一代PCB硬板,较普通PCB板具有更高的密集线路,适合作为SIP的封装载体。这对于微孔层间对准度的挑战也越来越大,而影响对位精度最大的因素即为涨缩。因此,文章以“SIP(系统级封装)应用SLP(类载板)产品开发”项目为研究背景,研究开料后芯板是否进行烤板以及多次的真空压合后,BT基板涨缩变化规律,验证了开料后烤板可以改善材料稳定性。结合这一规律,通过对靶标和对准规则的设计,降低了层间涨缩差异、提升层间对准度能力13.05μm左右,完成十层任意互连类载板产品,达到层间对准度≤35μm的工艺要求。 展开更多
关键词 类载板 系统级封装技术 真空压合 涨缩管控 层间对准度
下载PDF
射频系统的系统级封装 被引量:3
11
作者 陈国辉 郑学仁 +1 位作者 刘汉华 郑健 《电子产品可靠性与环境试验》 2005年第1期29-33,共5页
射频系统级封装是近年发展起来的实现射频电子系统的一种创新技术。对高速数据处理和高密度封 装技术的特点及对射频系统封装的特殊要求进行论述。介绍了射频系统封装的基本技术和一种包含LAN、 PPA、滤波器、天线开关等的射频系统级封... 射频系统级封装是近年发展起来的实现射频电子系统的一种创新技术。对高速数据处理和高密度封 装技术的特点及对射频系统封装的特殊要求进行论述。介绍了射频系统封装的基本技术和一种包含LAN、 PPA、滤波器、天线开关等的射频系统级封装组件。论述了射频系统级封装的系统设计、仿真、测试的方法 和步骤。 展开更多
关键词 系统级封装 射频系统 测试与仿真
下载PDF
片上系统在动态测试领域的应用探讨 被引量:2
12
作者 靳鸿 祖静 《中北大学学报(自然科学版)》 EI CAS 2006年第6期541-544,共4页
在实时动态测试领域中,测试系统微型化是一个重要的研究方向.片上系统技术的发展,为降低系统体积、功耗提供了有效的技术手段.本文利用该技术对微型测试系统进行了研究,对包括SoC(Systemon Ch ip)单片机、基于FPGA(F ie ld P rogramm ab... 在实时动态测试领域中,测试系统微型化是一个重要的研究方向.片上系统技术的发展,为降低系统体积、功耗提供了有效的技术手段.本文利用该技术对微型测试系统进行了研究,对包括SoC(Systemon Ch ip)单片机、基于FPGA(F ie ld P rogramm ab le G ate A rray)的SoPC(System s on a P rogramm ab leCh ip),S IP(System-in-package),A S IC(A pp lication Spec ific In tegrated C ircu its)等片上系统技术在动态测试领域中的应用进行了探讨.设计了SoC单片机及SoPC在动态测试中的应用方案,并进行了试验测试.结果表明,片上技术能更好地完成动态测试. 展开更多
关键词 动态测试 片上系统 专用集成电路 系统级封装 片上可编程系统
下载PDF
大功率高性能SiP的电热耦合分析 被引量:3
13
作者 张琦 曾燕萍 +1 位作者 袁伟星 张景辉 《电子与封装》 2021年第8期84-88,共5页
随着系统级封装(System-in-Package,SiP)中器件数量和功率密度的急剧增加,精确的热分析与电分析成为设计关键点。仿真时采用电与热数据交互的方法,实现功率高达90.6 W高性能SiP的电热迭代分析。相较于单一的热分析和电分析,考虑电热耦合... 随着系统级封装(System-in-Package,SiP)中器件数量和功率密度的急剧增加,精确的热分析与电分析成为设计关键点。仿真时采用电与热数据交互的方法,实现功率高达90.6 W高性能SiP的电热迭代分析。相较于单一的热分析和电分析,考虑电热耦合后SiP最高温度上升6.34%,用电端电源引脚处实际电压下降5.7%,电热耦合分析为大功率高性能SiP的可靠性设计提供一种有效的评估方法。 展开更多
关键词 系统级封装 电热耦合分析 压降
下载PDF
液晶聚合物薄膜在高频电子封装中的应用进展 被引量:3
14
作者 周美胜 张文龙 +1 位作者 丁冬雁 李明 《材料导报》 EI CAS CSCD 北大核心 2012年第3期15-19,共5页
系统地介绍了液晶聚合物(LCP)薄膜材料的特性,同时介绍了LCP覆铜板的3种生产方法,分析了作为基板材料与其他传统基板材料的优势,综述了近年来LCP薄膜作为微波和毫米波材料在系统级封装中的研究进展,并指出LCP薄膜是一种具有巨大发展潜... 系统地介绍了液晶聚合物(LCP)薄膜材料的特性,同时介绍了LCP覆铜板的3种生产方法,分析了作为基板材料与其他传统基板材料的优势,综述了近年来LCP薄膜作为微波和毫米波材料在系统级封装中的研究进展,并指出LCP薄膜是一种具有巨大发展潜力的高频电子封装材料。 展开更多
关键词 液晶聚合物(LCP) 金属化 系统级封装 高频
下载PDF
微系统热阻模型研究及其应用 被引量:2
15
作者 焦鸿浩 唐丽 +1 位作者 朱思雄 张振越 《微电子学与计算机》 2022年第12期125-132,共8页
系统级封装(SIP)实现了高密度、高集成度封装技术,同时散热问题备受关注,热设计中芯片结温预测十分重要.本文采用有限元仿真方法,建立了一种自然对流环境下微系统热阻模型,并通过模型中热阻矩阵预测多芯片总功耗相同条件下的各芯片结温... 系统级封装(SIP)实现了高密度、高集成度封装技术,同时散热问题备受关注,热设计中芯片结温预测十分重要.本文采用有限元仿真方法,建立了一种自然对流环境下微系统热阻模型,并通过模型中热阻矩阵预测多芯片总功耗相同条件下的各芯片结温,同时利用热阻测试试验和有限元仿真方法对预测结温进行验证,结果表明热阻矩阵模型预测芯片结温与热阻测试试验和有限元仿真结果误差分别小于2%和5%.但同时发现该热阻矩阵模型的不通用性,对于总功耗变化的多芯片结温,预测结果偏差较大.通过不同总功耗下各热阻矩阵的函数关系建立拟合曲线并修正热阻矩阵模型,修正后的结环境热阻矩阵适用于不同总功率条件、各芯片不同功率条件下的芯片结温预测,预测结果与热阻测试试验中芯片结温和有限元仿真结果误差均小于5%.因此,提出的修正结环境热阻矩阵的方法可以快速且便捷地预测不同功率芯片的结温,并对器件的散热性能进行较为准确的预估. 展开更多
关键词 热阻矩阵 系统级封装 微系统 热仿真 热阻测试
下载PDF
并行预处理有限元方法及其在系统级封装结构电磁模拟中的应用 被引量:3
16
作者 王卫杰 胡少亮 +2 位作者 郑宇腾 赵振国 周海京 《电子学报》 EI CAS CSCD 北大核心 2021年第1期58-63,共6页
针对系统级封装结构的电磁兼容、信号完整性分析等应用,由于结构的复杂、多尺度和多材料的特性,其大规模电磁问题模拟一直难以实现.本文中,主要展示了基于并行支撑框架JAUMIN研发的高性能电磁计算程序JEMS-CDS及其在系统级封装结构电磁... 针对系统级封装结构的电磁兼容、信号完整性分析等应用,由于结构的复杂、多尺度和多材料的特性,其大规模电磁问题模拟一直难以实现.本文中,主要展示了基于并行支撑框架JAUMIN研发的高性能电磁计算程序JEMS-CDS及其在系统级封装结构电磁仿真中采用的高效算法.针对系统级封装结构电磁仿真,我们构建了两种预处理技术:区域分解方法与正定矩阵预处理方法.数值模拟结果显示JEMS-CDS程序在百CPU核并行规模上能够实现了近亿未知量的快速迭代求解.针对某天线阵列和射频系统级封装结构,利用JEMS-CDS程序在国产并行机上完成了电磁场并行数值模拟,获得了电磁场的高分辨率结果,支持了电磁兼容性分析、信号完整性分析等应用. 展开更多
关键词 有限元方法 预处理 并行计算 系统级封装 信号串扰
下载PDF
三维封装中的并行键合线信号仿真分析 被引量:2
17
作者 王祺翔 曹立强 周云燕 《电子与封装》 2017年第3期13-18,共6页
当今便携式设备的速率可达数吉比特每秒,但是其通道的频宽限制其性能。在所有芯片与基板的传输结构中键合线是最常用的,但却渐渐成为了带宽主要的限制。基于一款高密度布线系统级封装的研发项目,使用全波电磁场仿真工具进行建模分析,研... 当今便携式设备的速率可达数吉比特每秒,但是其通道的频宽限制其性能。在所有芯片与基板的传输结构中键合线是最常用的,但却渐渐成为了带宽主要的限制。基于一款高密度布线系统级封装的研发项目,使用全波电磁场仿真工具进行建模分析,研究了不同参数对键合传输线DDR单端信号与差分信号传输质量的影响。最终通过键合线设计的优化,仿真结果通过了眼图的验证。 展开更多
关键词 键合线 系统级封装 DDR 单端信号 差分信号
下载PDF
基于正交试验的芯片堆叠封装引线键合工艺研究 被引量:2
18
作者 唐宇 张鹏飞 +2 位作者 吴志中 黄杰豪 李国元 《电子元件与材料》 CAS CSCD 北大核心 2014年第7期75-79,共5页
选取0.203 2 mm(8 mil)金线采用热压超声键合工艺进行烧球、拉力和线尾等一系列正交试验,分析各个键合参数对键合质量的影响。研究结果表明,最优的引线键合工艺窗口为键合温度180℃或190℃、键合功率35 mW、键合时间15 ms或20 ms、键合... 选取0.203 2 mm(8 mil)金线采用热压超声键合工艺进行烧球、拉力和线尾等一系列正交试验,分析各个键合参数对键合质量的影响。研究结果表明,最优的引线键合工艺窗口为键合温度180℃或190℃、键合功率35 mW、键合时间15 ms或20 ms、键合压力0.12 N、烧球电流3 200 mA、烧球时间350μs和尾丝长度20μm。在影响键合质量的各因素中,键合功率和键合压力对键合质量的影响显著,过大的键合功率会引起键合区被破坏,键合强度降低,过小的键合功率因能量不足会引起欠键合,键合强度降低。过大的键合压力会引起键合球变形而导致键合强度降低,过小的键合压力因欠键合而导致键合强度降低。 展开更多
关键词 引线键合 键合功率 键合压力 系统级封装 正交试验 失效机理
原文传递
一种星载电子设备嵌入式集成管理单元设计 被引量:1
19
作者 刘朋 施思寒 +1 位作者 谢斌 赵志明 《航天器工程》 CSCD 北大核心 2018年第4期111-116,共6页
根据批量化的低成本卫星以及快速响应卫星对星上电子设备接入及管理的灵活性,电子设备功能密度、可靠性以及成本等提出的新要求,研究开发了一种基于系统级封装(SIP)技术的国产化星载通用电子设备嵌入式管理单元。将卫星电子设备的运算... 根据批量化的低成本卫星以及快速响应卫星对星上电子设备接入及管理的灵活性,电子设备功能密度、可靠性以及成本等提出的新要求,研究开发了一种基于系统级封装(SIP)技术的国产化星载通用电子设备嵌入式管理单元。将卫星电子设备的运算单元、通信接口、遥测信息采集、遥控执行、程序存储、数据存储、模拟与数字转换集成到统一的接口管理单元中,并构建通用的调度与功能软件中间件,实现星上接口和测量管理的标准化,提高了系统集成度,降低了系统功耗。 展开更多
关键词 集成管理单元 系统级封装技术 嵌入式系统 星载电子设备
下载PDF
加快IC/IP研发,推动系统芯片发展 被引量:1
20
作者 徐世六 赖凡 《微电子学》 CAS CSCD 北大核心 2013年第3期301-307,共7页
运用翔实的事实和数据,分析研究集成电路技术和产业发展规律。提出发展我国集成电路(包括IP)产业的竞争力是推动自主可控系统芯片发展的较好途径。
关键词 集成电路 知识产权 单功能集成电路 片上系统 系统封装
下载PDF
上一页 1 2 14 下一页 到第
使用帮助 返回顶部