介绍了基于可编程片上系统(system on programmable chip,SOPC)技术的图像处理系统的软硬件设计,创建了CMOS图像传感器控制器IP核和VGA显示控制器IP核,实现了图像的采集和显示,并由Nios II软核实现了基于Sobel算子的图像边缘检测算法。...介绍了基于可编程片上系统(system on programmable chip,SOPC)技术的图像处理系统的软硬件设计,创建了CMOS图像传感器控制器IP核和VGA显示控制器IP核,实现了图像的采集和显示,并由Nios II软核实现了基于Sobel算子的图像边缘检测算法。采用此系统不仅可以获得良好的实时性,还能大大简化图像处理系统的软硬件设计。展开更多
介绍了一种基于NiosⅡ嵌入式处理器实现的雷达监控系统,并详细说明了其可编程系统(SOPC)(system on programmable chip)的硬件构建过程和软件设计流程.本设计采用Cyclone Ⅱ系列FPGA作为核心硬件,在FPGA上构建了基于高性能32位嵌入式Nio...介绍了一种基于NiosⅡ嵌入式处理器实现的雷达监控系统,并详细说明了其可编程系统(SOPC)(system on programmable chip)的硬件构建过程和软件设计流程.本设计采用Cyclone Ⅱ系列FPGA作为核心硬件,在FPGA上构建了基于高性能32位嵌入式NiosⅡ处理器的片上SOPC;在NiosⅡ IDE环境下开发出SOPC的应用软件.与传统的监控系统相比,本方案拥有更高的集成度、更快的数据传输速度,以及较小的体积和功耗.展开更多
为满足微小卫星对姿轨控计算机高性能、低功耗以及丰富的外设接口的要求,采用Cyclone IV FPGA芯片设计了姿轨控计算机,并且通过硬件编程实现外设接口控制器IP核,并将其集成到现场可编程门阵列(Field programmable gate array,FPGA)中,...为满足微小卫星对姿轨控计算机高性能、低功耗以及丰富的外设接口的要求,采用Cyclone IV FPGA芯片设计了姿轨控计算机,并且通过硬件编程实现外设接口控制器IP核,并将其集成到现场可编程门阵列(Field programmable gate array,FPGA)中,提高系统集成度。此外,使用可编程片上系统(System on programmable chip,SoPC)技术在FPGA中实现了硬浮点运算,加快了NiosII软核处理浮点运算的速度。实测表明,采用Cyclone IV FPGA设计的姿轨控计算机具有功耗低、运算速度快以及接口丰富等特点,能够满足微小卫星对姿轨控计算机的要求。展开更多
介绍了一种基于可编程片上系统(System on Programmable Chip,SOPC)SDRAM的通用测试方法和测试技术的系统实现。采用Altera的FPGA芯片EP3C40F484I7作为SDRAM的控制器,建立基于SOPC的嵌入式系统,编写对应的控制和测试程序。通过选择时钟...介绍了一种基于可编程片上系统(System on Programmable Chip,SOPC)SDRAM的通用测试方法和测试技术的系统实现。采用Altera的FPGA芯片EP3C40F484I7作为SDRAM的控制器,建立基于SOPC的嵌入式系统,编写对应的控制和测试程序。通过选择时钟频率和锁相环的相移,使得SDRAM时钟和控制器时钟同步,确保该SDRAM测试技术平台能够系统验证SDRAM芯片的工作状态。展开更多
文摘介绍了基于可编程片上系统(system on programmable chip,SOPC)技术的图像处理系统的软硬件设计,创建了CMOS图像传感器控制器IP核和VGA显示控制器IP核,实现了图像的采集和显示,并由Nios II软核实现了基于Sobel算子的图像边缘检测算法。采用此系统不仅可以获得良好的实时性,还能大大简化图像处理系统的软硬件设计。
文摘为满足微小卫星对姿轨控计算机高性能、低功耗以及丰富的外设接口的要求,采用Cyclone IV FPGA芯片设计了姿轨控计算机,并且通过硬件编程实现外设接口控制器IP核,并将其集成到现场可编程门阵列(Field programmable gate array,FPGA)中,提高系统集成度。此外,使用可编程片上系统(System on programmable chip,SoPC)技术在FPGA中实现了硬浮点运算,加快了NiosII软核处理浮点运算的速度。实测表明,采用Cyclone IV FPGA设计的姿轨控计算机具有功耗低、运算速度快以及接口丰富等特点,能够满足微小卫星对姿轨控计算机的要求。
文摘介绍了一种基于可编程片上系统(System on Programmable Chip,SOPC)SDRAM的通用测试方法和测试技术的系统实现。采用Altera的FPGA芯片EP3C40F484I7作为SDRAM的控制器,建立基于SOPC的嵌入式系统,编写对应的控制和测试程序。通过选择时钟频率和锁相环的相移,使得SDRAM时钟和控制器时钟同步,确保该SDRAM测试技术平台能够系统验证SDRAM芯片的工作状态。
