高性能全差分运算放大器设计 被引量：6

1

作者 唐宁 杨秋玉 翟江辉 《微电子学》 CAS CSCD 北大核心 2011年第5期636-639,共4页

为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,... 为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。 展开更多

关键词 折叠共源共栅 全差分 运算放大器 共模反馈

下载PDF 职称材料

一种高增益高电流效率的运算跨导放大器 被引量：4

2

作者 郑凯伦 郭桂良 《微电子学与计算机》 北大核心 2020年第6期51-56,共6页

为了提高增益自举OTA的电流效率,对主运放、辅助运放及其共模反馈电路进行了电流复用,在华宏0.35μm工艺5V电源电压下实现了一种具有大DC增益(大于121dB)、高电流效率(大于1146MHz*pF/mA)、宽差分输出动态范围(大于9V)的OTA结构.

关键词 运算跨导放大器 复用型折叠共源共栅 增益自举 差分误差放大

下载PDF 职称材料

用于ADC的高速高增益全差分运算放大器设计 被引量：1

3

作者 李亮 《苏州市职业大学学报》 2009年第3期15-18,共4页

针对Sigma-Delta ADC中全差分共模反馈运算放大器的要求,设计了一种高速、高增益、宽输出摆幅的运算放大器.采用HJTC 0.35 m CMOS工艺,使用Hspice对电路进行了仿真分析.结果表明,在电源电压为3.3 V时,运算放大器低频增益为100 dB、相位... 针对Sigma-Delta ADC中全差分共模反馈运算放大器的要求,设计了一种高速、高增益、宽输出摆幅的运算放大器.采用HJTC 0.35 m CMOS工艺,使用Hspice对电路进行了仿真分析.结果表明,在电源电压为3.3 V时,运算放大器低频增益为100 dB、相位裕度为72度、单位增益带宽为68MHz. 展开更多

关键词 折叠共源共栅 共模反馈 全差分放大器

下载PDF 职称材料

高速CMOS运算跨导放大器

4

作者 窦建华 张黎明 +1 位作者 易茂祥 毛剑波 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第10期1271-1274,共4页

基于全差分结构介绍一种高速CMOS运算跨导放大器,该放大器由折叠共源共栅输入级和共源增益输出级构成,输出级采用极点-零点补偿技术以获取更大的带宽和足够的相位裕度。电路可用在10位20 MSps全差分流水线A/D转换器的采样/保持级或级间... 基于全差分结构介绍一种高速CMOS运算跨导放大器,该放大器由折叠共源共栅输入级和共源增益输出级构成,输出级采用极点-零点补偿技术以获取更大的带宽和足够的相位裕度。电路可用在10位20 MSps全差分流水线A/D转换器的采样/保持级或级间减法/增益级中。经过优化设计后,该放大器在0.6μmCMOS工艺中带宽为290 MHz,开环增益为85 dB,功耗为16.8 mW,满足高速A/D转换器要求的性能指标。 展开更多

关键词 折叠式共源共栅 运算跨导放大器 压摆率

下载PDF 职称材料

一种温度传感器的设计

5

作者 范亮 戎蒙恬 +1 位作者 李萍 刘文江 《信息技术》 2009年第11期15-18,23,共5页

基于TSMC0.18μm混合信号CMOS工艺,利用CMOS工艺衬底PNP三极管的发射区-基区PN结作为温度传感单元,构建了两个三极管串联的温度传感电路。通过三极管串联来减小失调电压的影响,通过折叠式共源共栅放大器来提高电路精度,通过增加负反馈... 基于TSMC0.18μm混合信号CMOS工艺,利用CMOS工艺衬底PNP三极管的发射区-基区PN结作为温度传感单元,构建了两个三极管串联的温度传感电路。通过三极管串联来减小失调电压的影响,通过折叠式共源共栅放大器来提高电路精度,通过增加负反馈电路来提高电路的稳定性。电路的仿真结果显示从-20℃到120℃,温度与VPTAT呈高度线性关系,电路的电源抑制比达到了140dB。 展开更多

关键词 温度传感器 折叠式共源共栅放大器 负反馈

下载PDF 职称材料

采用增益提高技术的两级放大器的设计

6

作者 刘云康 彭晓宏 +3 位作者 胡勇 侯立刚 朱志鼎 吕本强 《现代电子技术》 2013年第9期144-146,150,共4页

基于chartered 0.35μm工艺,采用PMOS管作为输入管的折叠式共源共栅结构,设计了一种采用增益提高技术的两级运算放大器。利用Cadence公司的spectre对电路进行仿真,该电路在3.3 V电源电压下具有125.8 dB的直流开环增益,2.43 MHz的单位增... 基于chartered 0.35μm工艺,采用PMOS管作为输入管的折叠式共源共栅结构,设计了一种采用增益提高技术的两级运算放大器。利用Cadence公司的spectre对电路进行仿真,该电路在3.3 V电源电压下具有125.8 dB的直流开环增益,2.43 MHz的单位增益带宽,61.2°的相位裕度,96.3 dB的共模抑制比。 展开更多

关键词 折叠式共源共栅 增益提高技术 运算放大器 低电压电流镜

下载PDF 职称材料

折叠式共源共栅CMOS LNA的优化设计

7

作者 马强 张杰 柯导明 《电子技术（上海）》 2009年第12期21-22,16,共3页

基于TSMC 0.18μm CMOS工艺,采用折叠式共源共栅式结构,设计了工作于1.5GHz,电源电压为1.5V的低噪声放大器。采用此结构可以显著增大截止频率,从而可以改善噪声系数。本文主要从结构出发,均衡了噪声系数,阻抗匹配,增益以及线性度,并在AD... 基于TSMC 0.18μm CMOS工艺,采用折叠式共源共栅式结构,设计了工作于1.5GHz,电源电压为1.5V的低噪声放大器。采用此结构可以显著增大截止频率,从而可以改善噪声系数。本文主要从结构出发,均衡了噪声系数,阻抗匹配,增益以及线性度,并在ADS仿真平台上进行了优化与仿真模拟,在中心频率处,噪声系数为0.617 dB,增益S21为31.713dB,输入反射系数S11为-21.548dB,1dB压缩点为-11 dBm。其仿真结果与设计指标基本一致。 展开更多

关键词 折叠式共源共栅 低噪声放大器 噪声系数 CMOS

原文传递

基于FC-AB结构的运放标准化设计流程研究

8

作者 范柚攸 王仕祯 +2 位作者 翁勋维 张龙 权海洋 《微电子学》 CAS 北大核心 2023年第4期595-602,共8页

折叠式共源共栅和Class AB(FC-AB)结构的运算放大器被广泛研究和使用,但是其结构应用的多变性使设计者难以快速准确地设计出符合要求的电路。文章提出了一种标准化的运算放大器设计流程,设计者可以根据应用需求快速灵活地设计目标电路... 折叠式共源共栅和Class AB(FC-AB)结构的运算放大器被广泛研究和使用,但是其结构应用的多变性使设计者难以快速准确地设计出符合要求的电路。文章提出了一种标准化的运算放大器设计流程,设计者可以根据应用需求快速灵活地设计目标电路。以电流分配作为设计流程的起始点和调整点,以核心参数作为判据或约束项,进行迭代优化,最终通过相关电流和跨导确定器件尺寸。以流程图形式提出了低噪声运放的设计流程,关键器件尺寸的理论值和设计值平均误差为11.48%。根据该流程设计了一种低噪声运放,并采用0.18μm CMOS工艺进行了加工。运放关键电学参数都满足设计要求,其等效输入噪声为10.8 nV/√Hz,与目标值偏差1.8%。 展开更多

关键词 设计流程 折叠共源共栅 Class AB级输出 低噪声运算放大器

下载PDF 职称材料

用于RDS多径检测的开关电容滤波器设计 被引量：1

9

作者 孙金中 冯炳军 叶甜春 《微计算机信息》 2009年第35期10-12,共3页

本文提出了一种开关电容带通滤波器的设计方法和仿真方法;利用该方法设计实现了一个应用于RDS多径检测的开关电容带通滤波器。电路采用数模混合CMOS工艺进行设计。仿真结果表明带通滤波器的中心频率21KHz,3dB带宽4KHz,通带增益22dB,阻... 本文提出了一种开关电容带通滤波器的设计方法和仿真方法;利用该方法设计实现了一个应用于RDS多径检测的开关电容带通滤波器。电路采用数模混合CMOS工艺进行设计。仿真结果表明带通滤波器的中心频率21KHz,3dB带宽4KHz,通带增益22dB,阻带衰减12dB。设计的带通滤波器在一款RDS解调芯片中成功实现。 展开更多

关键词 开关电容 带通滤波器 广播数据系统 折叠运放

下载PDF 职称材料

一种可用于LVDS接收器的高速CMOS运放

10

作者 张印 李海松 韩本光 《电子设计工程》 2017年第10期128-131,共4页

本文针对高速LVDS接收器电路,研究设计了一种高速、单位增益带宽1.46 GHz的CMOS运放。充分考虑LVDS的电气特点,采用了高速运放电路结构,基于0.13μm 1.2 V/3.3 V CMOS工艺,进行了设计与仿真。仿真结果表明:该运放电路可以用于实现LVDS... 本文针对高速LVDS接收器电路,研究设计了一种高速、单位增益带宽1.46 GHz的CMOS运放。充分考虑LVDS的电气特点,采用了高速运放电路结构,基于0.13μm 1.2 V/3.3 V CMOS工艺,进行了设计与仿真。仿真结果表明:该运放电路可以用于实现LVDS接收器。 展开更多

关键词 LVDS接收器 差分信号 折叠式共源共栅 高速CMOS运放

下载PDF 职称材料

一种用于高速A/D转换器的全差分、低功耗CMOS运算跨导放大器(OTA) 被引量：14

11

作者 朱臻 王涛 +2 位作者 易婷 何捷 洪志良 《复旦学报（自然科学版）》 CAS CSCD 北大核心 2001年第1期79-85,共7页

介绍一种全差分、低功耗CMOS运算跨导放大器 (OTA) .这种放大器用于 10位分辨率、30MHz采样频率的流水线式A/D转换器的采样 保持和级间减法 增益电路中 .该放大器由一个折叠 级联OTA和一个共源输出增益级构成 ,并采用了改进的密勒补... 介绍一种全差分、低功耗CMOS运算跨导放大器 (OTA) .这种放大器用于 10位分辨率、30MHz采样频率的流水线式A/D转换器的采样 保持和级间减法 增益电路中 .该放大器由一个折叠 级联OTA和一个共源输出增益级构成 ,并采用了改进的密勒补偿 ,以期达到最大的带宽和足够的相位裕度 .经过精心设计 ,该放大器在0 .35 μmCMOS工艺中带宽为 5 90MHz ,开环增益为 90dB ,功耗为 15mW ,满足高速A/D转换器要求的所有性能指标 . 展开更多

关键词 运算跨导放大器 OTA 流水线 折叠-级联放大器 压摆率

原文传递

高性能折叠式共源共栅运算放大器的设计 被引量：12

12

作者 朱治鼎 彭晓宏 +1 位作者 吕本强 李晓庆 《微电子学》 CAS CSCD 北大核心 2012年第2期146-149,共4页

折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比。基于Chartered 0.35μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构。Spectre仿真结果表明,该电路在3.3V... 折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比。基于Chartered 0.35μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构。Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105dB,达到了预期的设计目标。 展开更多

关键词 折叠式共源共栅 运算放大器 模拟集成电路

下载PDF 职称材料

一种高性能Folded-Cascode运算放大器的设计 被引量：4

13

作者 杨胜君 程君侠 《半导体技术》 CAS CSCD 北大核心 2002年第6期33-37,41,共6页

介绍了一种高性能Folded-Cascode运放的电路结构,它具有先进的偏置电源结构以调节输出动态幅度、动态开关电容反馈电路用于控制运放输出端的稳定性、合理地关断电路以降低电路非工作时的功耗等特点。运用HSPICE对电路进行了模拟,并给出... 介绍了一种高性能Folded-Cascode运放的电路结构,它具有先进的偏置电源结构以调节输出动态幅度、动态开关电容反馈电路用于控制运放输出端的稳定性、合理地关断电路以降低电路非工作时的功耗等特点。运用HSPICE对电路进行了模拟,并给出了结果。 展开更多

关键词 运算放大器 folded-cascode电路 模拟集成电路设计

下载PDF 职称材料

一种全差分的高速CMOS运算跨导放大器(OTA)的优化设计 被引量：2

14

作者 迮德东 易婷 +1 位作者 方杰 洪志良 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2004年第12期1640-1644,共5页

全差分高速CMOS运算跨导放大器由一个折叠 级联输入级和一个共源输出增益级构成 ,并采用Cascode补偿技术 在对运算跨导放大器的性能做了详细的分析后 ,设计出一个采用单纯形优化算法的优化程序 ,它能够快速地设计出满足指标的运算跨... 全差分高速CMOS运算跨导放大器由一个折叠 级联输入级和一个共源输出增益级构成 ,并采用Cascode补偿技术 在对运算跨导放大器的性能做了详细的分析后 ,设计出一个采用单纯形优化算法的优化程序 ,它能够快速地设计出满足指标的运算跨导放大器 展开更多

关键词 运算跨导放大器(OTA) 折叠-级联放大器 代价函数 单纯形算法

下载PDF 职称材料

一种基于共模负反馈的高性能运算放大器的设计 被引量：4

15

作者 范凯鑫 徐光辉 +1 位作者 徐勇 张开礼 《通信技术》 2016年第2期243-246,共4页

设计了一种基于CSMC 0.25μm CMOS工艺的高性能全差分输入的折叠式共源共栅运算放大器电路。该电路由折叠式共源共栅运放模块、差分输出模块与共模负反馈模块组成,具有单位增益带宽高、稳定性好、开环增益大等优点。通过Cadance对此电... 设计了一种基于CSMC 0.25μm CMOS工艺的高性能全差分输入的折叠式共源共栅运算放大器电路。该电路由折叠式共源共栅运放模块、差分输出模块与共模负反馈模块组成,具有单位增益带宽高、稳定性好、开环增益大等优点。通过Cadance对此电路进行进一步的设计优化与仿真,表明该电路在5 V电源电压下,直流开环增益为115 d B、单位增益带宽为30 MHz、共模抑制比为185 d B、相位裕度为66°,达到了预期的设计目标。 展开更多

关键词 折叠式共源共栅 共模负反馈 运算放大器 CMOS工艺

下载PDF 职称材料

一种高性能CMOS二级运算放大器的设计

16

作者 邓鸿添 蔡佳奎 +1 位作者 徐铫峰 金豫浙 《中国集成电路》 2024年第7期50-56,共7页

基于0.18μm标准CMOS工艺设计了一款高性能的二级运算放大器,输入级采用pmos差分对输入的折叠式共源共栅结构,输出级采用共源级结构,两者级联实现双端输入单端输出;整个电路由带隙基准源提供稳定的偏置。在1.8V工作电压和0.9V共模电压... 基于0.18μm标准CMOS工艺设计了一款高性能的二级运算放大器,输入级采用pmos差分对输入的折叠式共源共栅结构,输出级采用共源级结构,两者级联实现双端输入单端输出;整个电路由带隙基准源提供稳定的偏置。在1.8V工作电压和0.9V共模电压下进行仿真,该运放静态功耗为1.37mW,开环直流增益为117.36dB,相位裕度为77.73°,单位增益带宽100.4MHz(负载电容2pF),压摆率为51.24V/μs,共模抑制比为109.41dB,负电源抑制比为123.58dB,版图面积为180μm×253.5μm。仿真结果表明本文设计的电路结构稳定,性能优越。 展开更多

关键词 折叠式共源共栅 带隙基准 高增益 运算放大器

下载PDF 职称材料

高性能AB类折叠共源共栅CMOS放大器设计 被引量：3

17

作者 宁宁 倪春晓 +4 位作者 李靖 宋文青 朱波 徐双恒 郑杰 《微电子学》 CAS CSCD 北大核心 2013年第3期333-336,共4页

设计了一种高性能AB类折叠共源共栅CMOS音频放大器。该放大器的输入级采用折叠共源共栅结构,可以优化输入共模范围,提高增益;输出级采用AB类推挽结构,实现了全摆幅输出。基于65nm/2.5VCMOS工艺,对整个电路进行Hspice仿真。结果表明,设... 设计了一种高性能AB类折叠共源共栅CMOS音频放大器。该放大器的输入级采用折叠共源共栅结构,可以优化输入共模范围,提高增益;输出级采用AB类推挽结构,实现了全摆幅输出。基于65nm/2.5VCMOS工艺,对整个电路进行Hspice仿真。结果表明,设计的放大器开环增益为140dB,电源抑制比为138dB,共模抑制比为117dB,总谐波失真为-113dB。该放大器已被应用于音频Σ-ΔA/D转换器的设计中。 展开更多

关键词 AB类 折叠共源共栅 音频放大器 A D转换器

下载PDF 职称材料

应用于Sigma-Delta ADC中的高性能前置放大器 被引量：2

18

作者 陆序长 张虎龙 +1 位作者 谢亮 金湘亮 《太赫兹科学与电子信息学报》 北大核心 2018年第3期547-551,共5页

设计了一种高性能的全差分型折叠式共源共栅放大器。一方面,电路中使用了斩波技术和AB类推挽技术,以提高放大器的精确度和动态性能;另一方面,放大器中的电流源采用自级联结构,可以进一步提高电路的电压裕度和鲁棒性。本电路基于华润上华... 设计了一种高性能的全差分型折叠式共源共栅放大器。一方面,电路中使用了斩波技术和AB类推挽技术,以提高放大器的精确度和动态性能;另一方面,放大器中的电流源采用自级联结构,可以进一步提高电路的电压裕度和鲁棒性。本电路基于华润上华CMOS 0.35μm工艺实现,版图面积为640μm×280μm,Spectre后仿真结果表明,在电源电压为5 V且斩波频率为156.25 kHz的情况下,等效输入噪声为1.11 n V/Hz^(1/2),失调电压为61.5μV,功耗为1.22 mW。 展开更多

关键词 斩波技术 AB类推挽技术 折叠式共源共栅运放

下载PDF 职称材料

一种含BJT缓冲级的高性能运算放大器的设计 被引量：1

19

作者 薛晓磊 吴勃庆 《通信电源技术》 2017年第4期161-162,共2页

与普通两级差分运算放大器相比,折叠式共源共栅运放能够提供高增益、共模抑制比、电源抑制比,还能够提高带宽。基于0.35μm BCD工艺设计了一种折叠式共源共栅差分运放,要求电源电压为3.3 V^5.5 V,仿真结果表明,该电路在3.3 V电源下,各... 与普通两级差分运算放大器相比,折叠式共源共栅运放能够提供高增益、共模抑制比、电源抑制比,还能够提高带宽。基于0.35μm BCD工艺设计了一种折叠式共源共栅差分运放,要求电源电压为3.3 V^5.5 V,仿真结果表明,该电路在3.3 V电源下,各指标都满足了设计要求。 展开更多

关键词 折叠式共源共栅 运算放大器 BCD工艺

下载PDF 职称材料

用于卫星导航接收机的折叠共源共栅放大器

20

作者 孙进 张晓林 夏温博 《遥测遥控》 2010年第1期17-21,25,共6页

根据我国双系统卫星导航兼容接收机IC芯片组对于放大器的要求,设计一种基于SMIC 0.18μm RF CMOS工艺的共源共栅电流镜做负载的折叠共源共栅全差分放大器。该放大器具有如下特点:增加共模反馈电路,稳定差分结构的共模输出电压;过渡电容... 根据我国双系统卫星导航兼容接收机IC芯片组对于放大器的要求,设计一种基于SMIC 0.18μm RF CMOS工艺的共源共栅电流镜做负载的折叠共源共栅全差分放大器。该放大器具有如下特点:增加共模反馈电路,稳定差分结构的共模输出电压;过渡电容加密勒电容补偿,增强相频特性的稳定。流片测试结果表明,在1.8V电压下,工作频点F1=46MHz、F2=180MHz时,增益均高于24dB,相位裕度为51°,单位增益带宽62.5MHz,共模抑制比为120dB,功耗为1.75mW。各项性能符合设计要求。 展开更多

关键词 折叠共源共栅 放大器 导航 双系统接收机

下载PDF 职称材料